技術領域

本發明涉及一種半導體器件的制造方法，具體涉及一種制作雙層柵溝槽MOS的工藝方法。

背景技術

雙層柵MOS(金屬氧化物半導體)能夠使得器件柵漏間電容大大減小，并大大降低通態電阻。但是，采用現有工藝形成這種器件結構很復雜，難控制的因素多。并且現有工藝在重摻雜上只有一層外延，當需要有兩層外延時，現有工藝對外延與溝槽的相對位置控制性不夠精確，因此使得優化外延摻雜以及器件性能的工作比較困難。

發明內容

本發明所要解決的技術問題是提供一種制作雙層柵溝槽MOS的工藝方法，它可以使得雙層柵MOS結構的形成變得容易。

為解決上述技術問題，本發明制作雙層柵溝槽MOS的工藝方法的技術解決方案為，包括以下步驟：

第一步，在重摻雜硅襯底上生長外延層，形成第一輕摻雜外延層；

第二步，在第一輕摻雜外延層的頂部刻蝕溝槽，生長氧化層，淀積多晶硅并回刻多晶硅至溝槽頂部并去掉溝槽外的多晶硅，形成屏蔽柵；

第三步，在第一輕摻雜外延層上生長二氧化硅，其厚度等于或者大于后續要形成的雙柵間厚柵氧化硅；

第四步，采用光刻工藝，在屏蔽柵上方的二氧化硅表面涂膠、光刻，形成光刻膠圖形；

第五步，刻蝕，將未被光刻膠擋住的二氧化硅刻蝕干凈，露出光刻膠以外的第一輕摻雜外延層；然后去除光刻膠，從而在屏蔽柵上方形成二氧化硅；

第六步，選擇性生長加橫向生長第二外延層；先在露出的第一輕摻雜外延層的表面生長第二輕摻雜外延層，而屏蔽柵上方的二氧化硅上不生長；當第二輕摻雜外延層的厚度超過二氧化硅的厚度時，使第二輕摻雜外延層在向上生長的同時橫向生長，直至合攏并完全覆蓋二氧化硅；

可以通過化學機械研磨使得第二輕摻雜外延層的上表面平坦化，然后在第二輕摻雜外延層的表面生長第三輕摻雜外延層。

第七步，通過涂膠、光刻、干法刻蝕，將二氧化硅上方的外延層刻蝕干凈，露出二氧化硅，形成屏蔽柵上方具有底部柵氧化層的溝槽；

第八步，采用雙柵溝槽MOS工藝，在溝槽內形成控制柵。

本發明可以達到的技術效果是：

本發明分兩部分形成溝槽，先用現有技術形成溝槽的下半部分屏蔽柵氧化層和屏蔽柵，再在屏蔽柵的頂部應用選擇性加橫向外延生長，并刻蝕二氧化硅頂部的外延單晶硅，從而形成溝槽的上半部分。

本發明使得雙層柵溝槽MOS的形成變得容易實現和控制，并且能夠在屏蔽柵溝槽MOS有兩層外延時，精確控制溝槽相對于外延層的位置，從而能夠通過分別優化控制兩層外延的摻雜濃度，使器件的擊穿電壓和通態電阻得到優化。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1至圖8是與本發明制作雙層柵溝槽MOS的工藝方法的各步驟相應的結構示意圖；

圖9是采用本發明所制成的雙層柵溝槽MOS器件的截面示意圖。

具體實施方式

本發明制作雙層柵溝槽MOS的工藝方法，包括以下步驟：

第一步，如圖1所示，在重摻雜硅襯底上生長外延層，形成第一輕摻雜外延層；重摻雜體濃度為10¹⁸/cm³以上；

第二步，如圖1所示，采用現有技術，在第一輕摻雜外延層的頂部刻蝕溝槽，生長氧化層，淀積多晶硅并回刻多晶硅至溝槽頂部并去掉溝槽外的多晶硅，形成屏蔽柵；

第三步，如圖2所示，在第一輕摻雜外延層上生長二氧化硅，其厚度等于或者大于后續要形成的雙柵間厚柵氧化硅；

第四步，如圖2所示，采用光刻工藝，在屏蔽柵上方的二氧化硅表面涂膠、光刻，形成光刻膠圖形；

第五步，如圖3所示，刻蝕，將未被光刻膠擋住的二氧化硅刻蝕干凈，露出光刻膠以外的第一輕摻雜外延層；然后去除光刻膠，從而在屏蔽柵上方形成二氧化硅；

第六步，如圖4所示，選擇性生長加橫向生長第二外延層；先在露出的第一輕摻雜外延層的表面生長第二輕摻雜外延層，而屏蔽柵上方的二氧化硅上不生長；當第二輕摻雜外延層的厚度超過二氧化硅的厚度時，使第二輕摻雜外延層在向上生長的同時橫向生長，直至合攏并完全覆蓋二氧化硅；

通過化學機械研磨使得第二輕摻雜外延層的上表面平坦化，如圖5所示；然后在第二輕摻雜外延層的表面生長第三輕摻雜外延層，如圖6所示，也可以省略此步驟；

第七步，如圖7、圖8所示，通過涂膠、光刻、干法刻蝕，將二氧化硅上方的第二輕摻雜外延層和第三輕摻雜外延層刻蝕干凈，露出二氧化硅，形成屏蔽柵上方具有底部柵氧化層的溝槽；

二氧化硅即作為雙柵間厚柵氧化硅；