[發明專利]制作雙層柵溝槽MOS的工藝方法有效
| 申請號: | 201110340130.6 | 申請日: | 2011-11-01 |
| 公開(公告)號: | CN103094115A | 公開(公告)日: | 2013-05-08 |
| 發明(設計)人: | 金勤海;張力;盧志遠 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 張驥 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 制作 雙層 溝槽 mos 工藝 方法 | ||
1.一種制作雙層柵溝槽MOS的工藝方法,其特征在于,包括以下步驟:
第一步,在重摻雜硅襯底上生長外延層,形成第一輕摻雜外延層;
第二步,在第一輕摻雜外延層的頂部刻蝕溝槽,生長氧化層,淀積多晶硅并回刻多晶硅至溝槽頂部并去掉溝槽外的多晶硅,形成屏蔽柵;
第三步,在第一輕摻雜外延層上生長二氧化硅;
第四步,采用光刻工藝,在屏蔽柵上方的二氧化硅表面涂膠、光刻,形成光刻膠圖形;
第五步,刻蝕,將未被光刻膠擋住的二氧化硅刻蝕干凈,露出光刻膠以外的第一輕摻雜外延層;然后去除光刻膠,從而在屏蔽柵上方形成二氧化硅;
第六步,選擇性生長加橫向生長第二外延層;先在露出的第一輕摻雜外延層的表面生長第二輕摻雜外延層,而屏蔽柵上方的二氧化硅上不生長;當第二輕摻雜外延層的厚度超過二氧化硅的厚度時,使第二輕摻雜外延層在向上生長的同時橫向生長,直至合攏并完全覆蓋二氧化硅;
第七步,通過涂膠、光刻、干法刻蝕,將二氧化硅上方的外延層刻蝕干凈,露出二氧化硅,形成屏蔽柵上方具有底部柵氧化層的溝槽;
第八步,采用雙柵溝槽MOS工藝,在溝槽內形成控制柵。
2.根據權利要求1所述的制作雙層柵溝槽MOS的工藝方法,其特征在于,所述第六步之后第七步之前,通過化學機械研磨使得第二輕摻雜外延層的上表面平坦化,然后在第二輕摻雜外延層的表面生長第三輕摻雜外延層。
3.根據權利要求1或2所述的制作雙層柵溝槽MOS的工藝方法,其特征在于,所述第三步所生長的二氧化硅的厚度等于或者大于后續要形成的雙柵間厚柵氧化硅。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110340130.6/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:直流電源系統
- 下一篇:用于試劑蒸發和其它加熱氣體系統的熱氣體的提取
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





