[發明專利]晶片級封裝及其制造方法以及由其制造半導體器件的方法

有效

• 申請號: 99127780.5
• 申請日: 1999-12-28
• 公開（公告）號: CN1259767A
• 公開（公告）日: 2000-07-12
• 發明（設計）人: 丸山茂幸
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L21/66;H01L21/78;H01L21/60
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王永剛

本發明通常涉及晶片級封裝及其制造方法以及由這種晶片級封裝制造半導體器件的方法。本發明特別涉及由初始測試(PT)和最終測試(FT)測試的改進的晶片級封裝、晶片級封裝的制造方法、以及使用這種晶片級封裝制造半導體器件的方法。

近來，需要一種更有效的半導體器件的制造和測試工藝。為此，在切為分立的半導體器件之前，對未切割的半導體器件進行全測試(包括PT和FT)。如下所述，對半導體晶片切割為分立的半導體器件并且單獨地測試每個半導體器件的現有技術來說，全測試有幾個優點。

優點包括良好的處理效率、可以共享某種設備以及減少空間。如果晶片的尺寸相同，那么可以共享處理設備。此外，可以節約空間，否則當在如托盤等容器中盛裝分立的半導體器件(LSI芯片)時，該空間將被占用為儲存區域和/或安裝區域。

為了較高密度地安裝，對KGD(優質管芯)和實際芯片尺寸封裝(尺寸與半導體芯片相同的封裝)的需要增加。然而，對于與KGD或實際芯片尺寸封裝不對應的現有技術的半導體器件的封裝結構，封裝的面積大于半導體芯片的面積。因此，在封裝之前的某一刻，半導體晶片必須被個別化。由此，對于現有技術的封裝結構，整個工藝，也就是從制造工藝到測試工藝，不能在半導體晶片上進行。

然而，對于KGD或實際芯片尺寸的封裝，由于最后的封裝外形對應于半導體芯片的面積，整個工藝可以在半導體晶片上進行。因此，可以得到以上介紹的優點。

近來，人們對為從制造工藝到測試工藝的整個工藝可以在半導體晶片上進行的封裝結構的晶片級封裝越來越感興趣。晶片級封裝包括具有多個半導體芯片電路的半導體晶片、芯片端子、外部連接端子、連接芯片端子和外部連接端的再分布導電條、以及如密封樹脂等的絕緣材料。提供絕緣材料以保護半導體芯片電路和重新分配導電條。也存在不帶絕緣材料的結構。

晶片級封裝可以有兩種不同的外形。一種是晶片形(即，切割前)，另一種是分立的半導體器件形(即，切割為分立的半導體芯片電路之后)。

下面將參考測試工藝說明以上結構的晶片級封裝。對于晶片級封裝，與其它外形的半導體器件類似，制造工藝包括測試工藝。測試工藝通常包括初始測試(PT)和最終測試(FT)。

PT為提供絕緣材料之前進行的測試。PT是如互連導通測試等的通常測試，由此不包括半導體芯片電路自身的運行試驗。由于PT在提供絕緣材料之前進行，因此可以使用提供在半導體芯片電路上的芯片端子進行PT。

PT特別有利于現有技術半導體器件的封裝結構(以下稱做常規封裝)，不適合于KGD或實際芯片尺寸封裝。在常規封裝的制造工藝中，PT之后為切割工藝(即，劃片工藝)，將半導體晶片個別化為半導體器件。然后，僅對在PT中確定為良好的那些半導體器件提供絕緣材料并進行FT。換句話說，不對在PT中確定為壞的那些半導體器件提供絕緣材料，也不進行FT。由此，可以提高制造效率。

提供絕緣材料之后進行FT。FT為包括半導體芯片電路的運行試驗在內的總測試。由于FT在提供絕緣材料之后進行，因此僅能使用從絕緣材料中露出的外部連接端子進行FT。換句話說，用戶通常使用的端子之外的端子(例如芯片端子)沒有露出。因此，在FT中不能使用密封在絕緣材料中的芯片端子。

因此，在現有技術中，通過首先在提供絕緣材料之前使用還沒有被絕緣材料覆蓋的芯片端子進行PT測試晶片級封裝。PT之后，提供絕緣材料，然后使用從絕緣材料中露出的外部連接端子進行FT。

在現有技術的測試工藝中，進行PT的目的是通過避免在壞半導體器件上提供絕緣材料并由此避免在其上進行的FT來提高制造效率。相反，采用晶片級封裝，對包括壞半導體器件電路的所有半導體器件電路提供絕緣材料并進行FT，由此在FT之前不需要進行PT。

此外，如上所述，通過使用從制造工藝到測試工藝的半導體晶片，晶片級封裝可用于簡化制造工藝。為進一步簡化制造工藝，在現有技術中為兩個單獨測試的PT和FT可以集合為一個測試工藝。

當PT和FT結合為一個測試工藝時，可以在提供絕緣材料之前(即，在現有技術中進行PT時)或提供絕緣材料之后(即，在現有技術中進行FT時)進行集成測試工藝。當在提供絕緣材料之前進行集成測試工藝時，不可能在檢測出半導體芯片電路中產生的任何失效的同時又提供絕緣材料。由此，測試步驟應在半導體器件的制造工藝中較后的步驟中進行。