[發(fā)明專利]半導體襯底、半導體薄膜以及多層結構的制造工藝

無效

• 申請?zhí)枺?/td>: 99109898.6
• 申請日: 1999-05-14
• 公開（公告）號: CN1241803A
• 公開（公告）日: 2000-01-19
• 發(fā)明（設計）人: 坂口清文;米原隆夫;佐藤信彥
• 申請（專利權）人: 佳能株式會社
• 主分類號: H01L21/00
• 分類號: H01L21/00
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務所
• 代理人: 王永剛

1.一種半導體襯底制造工藝，包括：

第1襯底的準備步驟，第1襯底具有經(jīng)受氫退火的一個表面層部分；

分離層的形成步驟，將選自一組由氫氣、氮氣和稀有氣體中的至少一種元素離子，從所述表面層部分，注入到所述第1襯底儸齲，從而形成一個分離層；

鍵合步驟，使所述第1襯底與一個第2襯底相互鍵合，使所述表面層部分可處于內(nèi)部，從而形成了多層結構；以及

轉移步驟；在所述分離層處，將所述多層結構分開，使至少部分所述表面層部分轉移到所述第2襯底上。

2.根據(jù)權利要求1所述的半導體襯底制造工藝，其中該氫退火是在含氫的還原氣氛中，熱處理單晶硅襯底。

3.根據(jù)權利要求2所述的半導體襯底制造工藝，其中所說的單晶硅襯底是一種CZ硅晶片。

4.根據(jù)權利要求2所述的半導體襯底制造工藝，其中所說的單晶硅襯底是一種MCZ硅晶片。

5.根據(jù)權利要求2所述的半導體襯底制造工藝，其中所說的表面層部分是其在單晶硅襯底中的COP(晶體原生粒子)、FPD(流態(tài)缺陷)或OSF(氧化誘生堆垛層錯)的數(shù)量比同一襯底的其他任何區(qū)域要少的低缺陷層。

6.根據(jù)權利要求2所述的半導體襯底制造工藝，其中所說的氫退火是在800℃到所說第1利底的熔點之間的溫度下進行的。

7.根據(jù)權利要求2所述的半導體襯底制造工藝，其中所說的氫退火是在900℃到1350℃之間的溫度下進行的。

8.根據(jù)權利要求1所述的半導體襯底制造工藝，其中在所說表面層部分中含有的COP密度在0/cm³至5×10⁶/cm³之間。

9.根據(jù)權利要求1所述的半導體襯底制造工藝，其中，在所說表面層部分中含有的COP密度在0/cm³至1×10⁶/cm³之間。

10.根據(jù)權利要求1所述的半導體襯底制造工藝，其中在所說表面層部分中含有的COP密度在0/cm³至1×10⁵/cm³之間。

11.根據(jù)權利要求8到10任一項所述的半導體襯底制造工藝，其中所說COP密度是從所說表面層部分的最外表面到所說分離層的深度區(qū)域內(nèi)，單位體積(1cm³)的COP的數(shù)量。

12.根據(jù)權利要求1所述的半導體襯底制造工藝，其中所說表面層部分的表面中單位晶片的COP數(shù)在0到500之間。

13.根據(jù)權利要求1所述的半導體襯底制造工藝，其中所說表面層部分的表面中單位晶片的COP數(shù)在0到100之間。

14.根據(jù)權利要求1所述的半導體襯底制造工藝，其中所說表面層部分的表面中單位晶片的COP數(shù)在0到10之間。

15.根據(jù)權利要求1所述的半導體襯底制造工藝，其中所說表面層部分的表面中單位面積COP數(shù)在0/cm²至1.6/cm²之間。

16.根據(jù)權利要求1所述的半導體襯底制造工藝，其中所說表面層部分的表面中的單位面積COP數(shù)在0/cm²至0.5/cm²之間。

17.根據(jù)權利要求1所述的半導體襯底制造工藝，其中所說表面層部分的表面中的單位面積COP數(shù)在0/cm²至0.05/cm²之間。

18.根據(jù)權利要求1所述的半導體襯底制造工藝，其中所說表面層部分的表面中的單位面積OSF數(shù)在0/cm²至10/cm²之間。

19.根據(jù)權利要求1所述的半導體襯底制造工藝，其中所說表面層部分的表面中的單位面積FPD數(shù)在0/cm²至5×10²/cm²之間，最好在0/cm²至1×10²/cm²之間。