[發明專利]用于半導體存儲器器件的高壓發生電路

無效

• 申請號: 99104414.2
• 申請日: 1999-03-25
• 公開（公告）號: CN1244713A
• 公開（公告）日: 2000-02-16
• 發明（設計）人: 鄭源華
• 申請（專利權）人: LG半導體株式會社
• 主分類號: G11C11/407
• 分類號: G11C11/407
• 代理公司: 柳沈知識產權律師事務所
• 代理人: 黃敏

1.一種用于具有存儲器單元陣列、行譯碼器、列譯碼器和用于運行所述存儲器單元陣列的Y-訪問部分的半導體存儲器器件的高壓發生電路，所述電路包括：

第一時鐘發生器，用于在讀和備用模式和程序和擦除模式期間產生第一和第二時鐘信號CLK1和CLK1a；

第一泵，用于在讀和備用模式期間輸出來自第一時鐘發生器的第一時鐘信號的恒定高電壓，或在程序和擦除模式期間產生第一和第二舉升電壓；

第一電壓調節部分，用于在讀和備用模式期間輸出來自第一泵的恒定高電壓的行譯碼器操作信號和在程序和擦除模式期間保持所述高電壓；

第二和第三時鐘發生器，用于在程序和擦除模式期間分別產生第三和第四時鐘信號CLK2和CLK3；

第二泵，用于在程序和擦除模式期間輸出來自第二時鐘發生器第三時鐘信號的第三舉升電壓和第一泵的第一和第二舉升電壓；

第三泵，用于在程序和擦除模式期間輸出來自第三時鐘發生器的第四時鐘信號CLK3的第四舉升電壓；

第二電壓調節部分，用于在程序和擦除模式期間通過輸入第三和第四舉升電壓控制第一、第二和第三時鐘發生器的工作，和輸出所述行譯碼器、列譯碼器和Y-訪問部分的工作電壓；和

電壓發生器，用于在程序和擦除模式期間向所述第一電壓調節部分輸出一個恒定高電壓。

2.根據權利要求1所述的電路，其中所述第一泵包括用于產生第一舉升電壓、第二舉升電壓和恒定高壓的第一時鐘發生器和用于產生的第一和第二轉換電壓以產生所述恒定高壓的第一轉換電壓發生器。

3.根據權利要求2所述的電路，其中所述第一泵的第一時鐘包括：

第一、第二、第三和第四NMOS晶體管，這些晶體管的一個電極被共同連接到電源電壓VDD端上；

在所述第一NMOS晶體管的其它電極和用于延遲所述第一時鐘信號CLK1的第一延遲部分之間連接的第一MOS電容器；

其中的一個電極被連接到所述第一NMOS晶體管的所述其它電極上的第五NMOS晶體管；

在所述第一和第二NMOS晶體管的所述其它電極和所述第五NMOS晶體管的柵極之間連接的第六NMOS晶體管，該晶體管的柵極被連接到第二NMOS晶體管的柵極和第三NMOS晶體管的所述其它電極；

在所述第六NMOS晶體管的所述其它電極和用于輸出所述第一舉升電壓的第一轉換電壓輸入端之間連接的第二MOS電容器；

在所述第四NMOS晶體管的所述其它電極和用于延遲所述第一時鐘信號CLK1的反相時鐘信號CLK1Y的第二延遲部分之間連接的第三MOS電容器；

其中的一個電極被連接到所述第三NMOS晶體管的所述其它電極的第七NMOS晶體管；

在所述第三和第四NMOS晶體管的所述其它電極和所述第七NMOS晶體管的柵極之間連接的第八NMOS晶體管，該晶體管的柵極被連接到第三NMOS晶體管的柵極和第二NMOS晶體管的所述其它電極；

在所述第八NMOS晶體管的所述其它電極和用于輸出所述第一泵第二舉升電壓的第二轉換電壓輸入端之間形成的第四MOS電容器；

其中的一個電極被連接到所述第一NMOS晶體管的所述其它電極的第九NMOS晶體管；

在所述第九NMOS晶體管的柵極和用于控制所述第九NMOS晶體管的第三轉換電壓輸入端之間連接的第五MOS電容器；

在所述第九NMOS晶體管的一個電極和所述第九NMOS晶體管的柵極之間連接的第十NMOS晶體管；

其中的一個電極被連接到所述第四NMOS晶體管的所述其它電極上的第十一NMOS晶體管；

在所述第十一NMOS晶體管的柵極和用于控制所述第十一NMOS晶體管的第四轉換電壓輸入端之間連接的第六MOS電容器；和

在所述第十一NMOS晶體管的一個電極和所述第十一NMOS晶體管的柵極之間連接的第十二NMOS晶體管。