[發明專利]反饋脈沖發生器

無效

• 申請號: 99103611.5
• 申請日: 1999-03-05
• 公開（公告）號: CN1238598A
• 公開（公告）日: 1999-12-15
• 發明（設計）人: G·達尼爾
• 申請（專利權）人: 西門子公司
• 主分類號: H03K3/033
• 分類號: H03K3/033;H03K3/355
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 鄒光新,傅康

本發明涉及脈沖發生器，特別地涉及能夠產生精確的時鐘脈沖同時適應各種負載狀態的脈沖發生器。經常要求控制脈沖在一些高性能電路中觸發一個事件?，F在參見圖1，表示一個典型的現有技術脈沖發生器10(在虛線矩形內表示)，包含一個與非門12，一個倒相器14，一個延遲網絡16和一個負載18。圖2表示電壓波形與該脈沖發生器10相關的時間的關系。脈沖發生器10類似于表示在1996年3月12日發給Diba的美國專利5,498,989的圖1中的一個單觸發電路的現有技術裝置。應該懂得，某些類似的現有技術裝置已經以其它較小的修改用一個或非門代替與非門42，提供與脈沖發生器10類似的操作。因此，在下面與非門42稱為或非門/與非門(NOR/NAND)42。

在脈沖發生器10中，通過分離輸入信號為兩個并行路徑從該輸入信號產生一個輸出脈沖，第一路徑是到該NOR/NAND門12的第一輸入的直達路徑，而第二路徑是通過一個延遲電路16到該NOR/NAND門12的第二輸入。來自NOR/NAND門12的輸出通過倒相器14傳送，提供用于脈沖發生器10的輸出信號。現在參見圖2，表示波形22(該輸入信號)，24(在NOR/NAND門12的第二輸入的延時的輸入信號(X))和26(在倒相器14的輸出出現的輸出信號)與時間的關系。如圖2所表示，當該輸入信號22達到二進制邏輯″1″時發出脈沖發生器1D的輸出脈沖，而當延時的輸入信號X達到二進制邏″0″時開始終止。在這個方法中，僅僅該輸入信號22用于建立輸出脈沖。這個裝置的一個缺點是它忽略脈沖發生器10的輸出的負載18，它可以顯著地影響該輸出脈沖的寬度和幅度。

1991年10月22日發給的美國專利5,059,818(Witt等人)揭露用于提供輸出時鐘信號的一個自調節的時鐘脈沖發生器。該輸出時鐘信號具有足夠長度的第一和第二階段以適應微處理器速度路徑，和響應具有在寬的頻率范圍和占空因數內的一個頻率和一個占空因數輸入時鐘信號而提供。該時鐘脈沖發生器包括包含一個輸出的一個鎖存器，和設置和復位耦合到分開與非門的輸入，各個與非門具有耦合到一個時鐘源和分別來自該鎖存器的輸出的一個延遲反饋路徑的第一和第二輸入。安排該鎖存器通過該輸入時鐘信號設置和復位，并且提供輸出時鐘信號。在來自該鎖存器輸出的該反饋路徑也使該鎖存器的設置和復位能建立該輸出時鐘信號的相位長度。這個裝置的一個限制是該輸入時鐘信號在該輸出信號通過該延遲電路傳播之前必須進入一個低狀態。這要求該輸出脈沖必須比該輸入時鐘脈沖更長。

希望提供一個精確的脈沖發生器，它是可自己復位的(resettable)和使用預定的內部信號與用于適應各種的負載狀態的一個反饋路徑。

本發明針對一個脈沖發生器，包含用于接收來自外部信源的輸入信號的一個輸入，和用于提供輸出信號以便驅動外部設備的一個輸出，第一數字門電路和第二數字門電路。第一數字式電路耦合的在該脈沖發生器的輸入和輸出之間，并且響應來自該外部信源的輸入信號從第一邏輯狀態改變到第二邏輯狀態，該輸入信號是在它的第一輸入接收的，用于在該脈沖發生器的輸出端起始一個脈沖。第二數字門電路耦合的在該脈沖發生器的輸出和到第一數字門裝置的第二輸入之間的一個反饋通路中。第二數字門裝置響應在該脈沖發生器的輸出的該脈沖的起始，而來自該外部信源的輸入信號是在第二邏輯狀態，用于具有預定延遲的控制信號給第一數字門裝置。這個延時的控制信號由第一數字門裝置使用用于在該脈沖發生器的輸出終止該脈沖，以使該脈沖僅僅對于一個預定的時間期間是可提供的，本質上與該脈沖發生器的輸出端的任何負載無關。