[發明專利]能夠在一個存儲單元中存儲多位數據的半導體存儲裝置

無效

• 申請號: 98102024.0
• 申請日: 1998-05-28
• 公開（公告）號: CN1201239A
• 公開（公告）日: 1998-12-09
• 發明（設計）人: 大月哲也;渡部博士
• 申請（專利權）人: 日本電氣株式會社
• 主分類號: G11C11/34
• 分類號: G11C11/34;H01L27/10
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 穆德駿

本發明一般涉及一種能夠在一個存儲單元中存儲多位數據的半導體存儲裝置。特別涉及一種采用了由鐵電材料制成的存儲單元的多值存儲器。

最近，最廣泛用于半導體存儲裝置的是DRAM(動態隨機存取存儲器)。可以適當地以高集成化方式來制造DRAM。由于這些DRAM是易失性存儲器，所以必須連續地向這些DRAM提供電源電壓來保存存儲在其中的信息。當停止向其提供電源電壓時，其中所保存的信息就會馬上丟失。這種情況也同樣適用于SRAM(靜態隨機存取存儲器)。

但是，近來隨著便攜式信息終端和IC卡的普及，制造一種即使在沒有電源電壓的時候也能保存信息的非易失性存儲器的需求越來越強烈。

另一方面，近年來強烈要求半導體設備的制造更加緊湊，并且越來越強調這種緊湊化趨勢。其結果是，非易失性存儲器逐漸被制得緊湊。為了符合這種要求，必須在一個半導體芯片中保存大量的信息。

為了在一個半導體芯片中保存大量的信息，提出了一種所謂的“多值存儲器”。這種多值存儲器能夠將多位數據存入一個存儲單元。各種應用了多值存儲技術的半導體存儲器產品已被投放市場，如DRAM和閃速存儲器。

但是，如上所述，DRAM具有易失性存儲器的缺點，而閃速存儲器雖然屬于非易失性存儲器，但它具有諸如需要相當長的寫/擦除時間之類的其它缺點。在這種情況下，鐵電存儲器(FRAM)被普及，因為FRAM是非易失性存儲器并且其用于數據寫/擦除操作的時間很快，即基本上等于DRAM所需的時間。

除了將一種鐵電材料，如PZT用作一個電容器的絕緣膜之外，FRAM具有與DRAM相似的存儲單元結構。由于這種FRAM的存儲單元結構相似于DRAM的存儲單元結構，所以可以適當地以高集成化方式來制造這種FRAM。而且，即使在停止提供電源電壓的時候，由于鐵電材料可以長時間地保持一極化(POLARIZATION)狀態，故可以被用作非易失性存儲器。

如前所述，FRAM具有能以高集成化方式制造且可以作為非易失性存儲器的優點。所以如果上述的多值存儲技術可以應用到FRAM中，就可以開發出一種具有非常大的存儲量的高速非易失性存儲器。

因此，本發明的一個目的是提供一種能在一個存儲單元中存儲多位數據的FRAM。

本發明的另一個目的是提供一種應用了多值存儲技術并抑制讀出放大器電路或類似電路占用面積增大的FRAM。

為了達到這些目的，依據本發明的一個方面的半導體存儲裝置的特征在于包括：由第一位線和第一反相(INVERTED)位線構成的第一位線對；由第二位線和第二反相位線構成的第二位線對；位于所述第一位線和所述第二位線之間的第一開關元件；位于所述第一反相位線和所述第二反相位線之間的第二開關元件；一字線；一包括一個具有一端腳和另一端腳的鐵電電容器和一個開關晶體管的存儲單元，所述開關晶體管位于所述第一位線和所述鐵電電容器的一個端腳之間以響應所述位線的激活(ACTIVATED)狀態進行連接，所述鐵電電容器的另一個端腳被連接到一鍍線(PLATE?LINE)上；連接到所述第一位線對上的第一讀出放大器，用于放大所述第一位線和所述第一反相位線之間的一個電位差；連接到所述第二位線對上的第二讀出放大器，用于放大所述第二位線和所述第二反相位線之間的一個電位差；連接在所述第一位線和所述第二反相位線之間的第一耦合電容器；以及連接在所述第二位線和所述第一反相位線之間的第二耦合電容器。

從下述參照附圖的說明中，本發明的其他特征和有益效果將顯而易見，其中：

圖1是表示位于依據本發明的一個實施例的半導體存儲裝置中的一個位線對的電路圖；

圖2是依據本發明的實施例的半導體存儲裝置所用的存儲單元的電路圖；

圖3是圖2所示的存儲單元中所用的鐵電電容器的等效電路圖；

圖4和圖5圖示了鐵電電容器的磁疇極化特性；

圖6是用于表明本發明的半導體存儲裝置中所采用的存儲單元結構的一個示例的截面圖；

圖7是用于表明本發明的半導體存儲裝置中所采用的存儲單元結構的另一個示例的截面圖；

圖8A-8D和圖9A-9D圖示了用于說明多位組成的信息被存入鐵電電容器的極化特性；

圖10到圖13示出了時間曲線，用于說明在依據本發明的一個實施例的半導體存儲裝置中所執行的讀操作；

圖14到圖17示出了時間曲線，用于說明在依據本發明實施例的半導體存儲裝置中所執行的寫操作；以及

圖18是表示位于依據本發明的另一個實施例的半導體存儲裝置中的一個位線對的電路圖；