[發明專利]用于里德－索羅門譯碼器的有限域乘法器

無效

• 申請號: 97121151.5
• 申請日: 1997-10-22
• 公開（公告）號: CN1181664A
• 公開（公告）日: 1998-05-13
• 發明（設計）人: 托馬斯·福克斯克羅夫特
• 申請（專利權）人: 迪維安公司
• 主分類號: H03M13/12
• 分類號: H03M13/12
• 代理公司: 柳沈知識產權律師事務所
• 代理人: 馬瑩

1.一種用于按照BCH代碼編碼的電磁信號的譯碼器，其中該代碼是由生成元多項式g(x)規定的代碼，并且有一個基元α，該譯碼器是按照x_iα^j項運行類的譯碼器；其特征在于形成乘積A*B(此處“*”是有限域乘法運算符)的電路包括：

多個乘法器，所述乘法器的第一輸入定義第一乘數A，所述乘法器的第二輸入定義第二乘數；所述第二乘數是一個常數α^k；其中所述乘法器的輸出連接到另一個所述乘法器的第一輸入；

用來啟動所述乘法器的輸出的多個選擇器，所述選擇器具有按照幅度B的表達式設定的選擇線；以及

用來把所述乘法器的所述被啟動的輸出加起來的連接到所述選擇器的加法電路。

2.根據權利要求1的譯碼器，其特征在于所述乘法器由常系數乘法器構成。

3.根據權利要求1的譯碼器，其特征在于還包括連接到所述選擇線上的多條線，其中所述線按照所述幅度B的表達式來設定。

4.根據權利要求1的譯碼器，其特征在于所述加法電路進行不進位的加法運算。

5.根據權利要求4的譯碼器，其特征在于所述加法電路由一個XOR門的邏輯網絡構成。

6.一種用于按照BCH代碼編碼的電磁信號譯碼器，其中該代碼是生成元多項式g(X)規定的代碼，并且具有一個基元α，該譯碼器是按照x_jα^j項運行類的譯碼器；其特征是改進包括形成乘積A*B(此處“*”是有限域乘法運算符)的電路，該電路包括：

多個常系數乘法器，第一所述乘法器的第一輸入定義第一乘數A，所述乘法器的第二輸入定義第二乘數；所述第二乘數是一個常數α^k；其中所述每乘法器的輸出與第二所述乘法器的每輸入相連接；以及

用來按照幅度B的表達式啟動所述乘法器的被選擇的輸出的選擇器電路。

7.一種用于按照BCH代碼的電磁信號的譯碼器，該代碼是由生成元多項式g(X)規定，并且具有一個基元α，該譯碼器是運行于x_iα^j項類的譯碼器，并且有一個有限域乘法器；其特征在于包括：

多個常系數乘法器，所述多個常系數乘法器的輸入定義第一乘數A，所述常系數乘法器的第二乘數是一個常數α_k；其中所述常系數乘法器的輸出與下一個常系數乘法器的輸入相連接；

具有形成幅度B的二進制表達式的狀態的多條位線；

多個開關，每個所述開關被連接到相應的一個所述常系數乘法器上，并具有與相應的一條所述位線相連接的控制線；以及

用來把所述常系數乘法器的輸出加起來的連接到所述開關上的執行模2加法運算的加法電路，由此，把所述加得的輸出作為幅度A*B的二進位表達式，此外“*”是有限域乘法運算符。

8.根據權利要求7的譯碼器，其特征在于所述加法電路內邏輯網絡構成。

9.一種用于按照BCH代碼編碼的電磁信號的譯碼器，其中該代碼是由生成元多項式g(X)規定的代碼，并且具有一個基元α，該譯碼器是按照x_iα^j項運行類的譯碼器；其特征是改進包括用來形成乘積A*B(“*”是有限域乘法運算符)的電路，該電路包括：

一個常系數乘法器的線性鏈路，所述鏈路中的第一所述乘法器的輸入定義第一乘數A，所述乘法器的第二乘數是常數α_k；其中所述乘法器的輸出連接到下一個乘法器的輸入；

具有連接到所述乘法器的輸出的第一輸入的多個AND門，用來啟動其輸出，所述門的每一個都有與母線連接的第二輸入，其中幅度B的二進度表達式呈現在所述母線上；以及

用來把所述乘法器的所述被啟動的輸出加起來的與所述選擇器連接的加法電路。

10.根據權利要求9的譯碼器，其特征在于所述加法電路由進行模2加法運算的安置的三個XOR門的邏輯網絡構成。

11.一種進行里德-索羅門譯碼的方法，其中α是里德-索羅門代碼中的一個基元，該方法包括如下步驟：

提供一個其中具有里德-索羅門譯碼器的VLSI電路；和

當得到乘積x_iα^j而在所述電路中進行有限域乘法運算，其運算步驟為：

識別具有等于α^j的和的αⁿ值的線性合成值，對于每個αⁿ值，n是整數；

αⁿ乘以α^n-k(k是整數)，產生每個αⁿ值；

每個αⁿ值乘以x_i，以產生乘積αⁿx_i；以及對乘積αⁿx_i求和。