[發(fā)明專利]半導(dǎo)體元件和采用其的數(shù)據(jù)處理設(shè)備

無效

• 申請(qǐng)?zhí)枺?/td>: 97110215.5
• 申請(qǐng)日: 1994-08-19
• 公開（公告）號(hào): CN1086842C
• 公開（公告）日: 2002-06-26
• 發(fā)明（設(shè)計(jì)）人: 矢野和男;石井智之;橋本孝司;關(guān)浩一;青木正和;阪田健;中込儀延;竹內(nèi)干
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社日立制作所
• 主分類號(hào): H01L27/105
• 分類號(hào): H01L27/105;H01L29/772
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所
• 代理人: 王以平

本發(fā)明涉及適于進(jìn)行高密度集成的半導(dǎo)體元件和采用該元件實(shí)現(xiàn)的數(shù)據(jù)處理系統(tǒng)。

以前，多晶硅晶體管已經(jīng)被用作構(gòu)成靜態(tài)隨機(jī)存取存儲(chǔ)裝置(縮寫為SRAM)的元件。在T.Yamanaka等人在IEEEInternational?Electron?Device?Meeting，pp.447-480的論文中，描述了一種有關(guān)的現(xiàn)有技術(shù)。通過制作盡可能多的多晶硅晶體管，集成電路的集成密度可以得到提高，其理由可以用這樣的事實(shí)來解釋，即可以把多晶硅晶體管以疊置或分層的方式形成在傳統(tǒng)的、形成在半導(dǎo)體襯底的表面上的整體MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)之上，且在多晶硅晶體管和整體MOSFET之間設(shè)置有絕緣膜。在這種SRAM中，完現(xiàn)用于一位的存儲(chǔ)單元需要四個(gè)整體MOSFET和兩個(gè)多晶硅晶體管。然而，由于該多晶硅晶體管可以被疊置在這些整體MOSFET上，該SRAM的一個(gè)存儲(chǔ)單元可以在大體對(duì)應(yīng)于這些整體MOSFET所需的區(qū)域上實(shí)現(xiàn)。

作為與本發(fā)明有關(guān)的另一個(gè)現(xiàn)有技術(shù)，可以提到在K.Nakazato等人在Electronics?Letters，vol.29，No.4，pp.384-385(1993)中描述的單電子存儲(chǔ)器。該存儲(chǔ)器可通過一個(gè)一個(gè)地對(duì)電子進(jìn)行控制而實(shí)現(xiàn)。然而，應(yīng)注意的是操作溫度很低，在30mK的量級(jí)上。

作為與本發(fā)明有關(guān)的另一個(gè)現(xiàn)有技術(shù)，有如F.Fang等人在1990?Sympsium?on?VLSI?Technology，pp.37-38(1990)中公布的技術(shù)，它涉及對(duì)MOSFET的RTN(隨機(jī)電報(bào)噪聲)的研究。更具體地說，當(dāng)在恒定電壓條件下在預(yù)定時(shí)間內(nèi)測(cè)量MOSFET的漏極電流時(shí)，會(huì)出現(xiàn)這樣的現(xiàn)象，即在高電流態(tài)和低電流態(tài)之間發(fā)生隨機(jī)的狀態(tài)轉(zhuǎn)換。這種現(xiàn)象被稱為RTN，其原因可以用單個(gè)電子在存在于硅(Si)和二氧化硅(SiO₂)界面上的能級(jí)節(jié)中的被捕獲和從其得到釋放從而使漏極電流發(fā)生變化了進(jìn)行解釋。然而，RTN仍然是與MOSFET中有關(guān)的電流噪聲的基礎(chǔ)研究課題，且還沒有得到關(guān)于在實(shí)際應(yīng)用中采用RTN的任何嘗試的正面報(bào)告。

目前，對(duì)半導(dǎo)體集成電路進(jìn)行高精度處理的技術(shù)已經(jīng)發(fā)展到了這樣的水平，以致實(shí)現(xiàn)更高精度的任何努力都將遇到困難。即使在技術(shù)上是可能的，由于需要非常先進(jìn)的技術(shù)，也會(huì)出現(xiàn)無法容忍的高成本的問題。在這種情況下，非常需要一種從根本上說新穎的、能增加半導(dǎo)體集成電路制作中的集成密度的方法，而不是依賴于只是通過增大其精度而實(shí)現(xiàn)構(gòu)成半導(dǎo)體集成電路的半導(dǎo)體元件的方法。

另一方面，以前已知的多晶硅晶體管，在多晶硅晶體管的源極和漏極之間的電阻可受到柵極電壓的控制這一方面，與可變電阻元件是等價(jià)的。因此，SRAM的存儲(chǔ)單元的實(shí)現(xiàn)要求包括形成在硅襯底上的傳統(tǒng)MOSFET在內(nèi)的六個(gè)之多的半導(dǎo)體元件。

對(duì)比之下，在DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的情況下，一比特的數(shù)據(jù)或信息可被存儲(chǔ)在由一個(gè)MOSFET和一個(gè)電容器構(gòu)成的一個(gè)存儲(chǔ)單元中。因此，DRAM利用了RAM器件容易以最高集成密度實(shí)現(xiàn)這一優(yōu)點(diǎn)。然而，由于DRAM是基于將電荷讀出到一條數(shù)據(jù)線上的方案，而該數(shù)據(jù)線的電容又不能忽略，所以其存儲(chǔ)單元必須有幾十fF(毫微微法)量級(jí)的電容，因而這給進(jìn)一步增大存儲(chǔ)單元的實(shí)施精度的努力造成了巨大的困難。

另外還已知的是，諸如閃爍EEPROM(電可擦除及可編程只讀存儲(chǔ)器)的非易失存儲(chǔ)器件，可通過采用每一個(gè)均具有浮動(dòng)?xùn)艠O和控制柵極的一些MOSFET來實(shí)現(xiàn)。進(jìn)一步地，作為用于這種非易失存儲(chǔ)器件的半導(dǎo)體元件，有一種已知的MNOS(金屬氮化物氧化物半導(dǎo)體)元件。該MNOS被用于將電荷存儲(chǔ)在一個(gè)SiO₂膜和一個(gè)Si₃N₄膜之間的界面上，而不是閃爍EEPROM的浮動(dòng)?xùn)艠O。雖然帶有浮動(dòng)?xùn)艠O的MOSFET或MNOS元件的使用在可以用一個(gè)晶體管長(zhǎng)期保持或存儲(chǔ)一比特的數(shù)據(jù)方面是有利的，但由于為此電流必須流過絕緣膜，所以需要很多時(shí)間進(jìn)行重新寫入操作，因而可以重新寫入操作的執(zhí)行次數(shù)限于約為1億次，這又造成了一個(gè)問題，即該非易失存儲(chǔ)器件的應(yīng)用受到了限制。

另一方面，在上述Nakazato等人的文章中討論的一電子存儲(chǔ)器件只能在低溫下運(yùn)行，從而產(chǎn)生了難以實(shí)施的問題。另外，這種單電子存儲(chǔ)器的存儲(chǔ)單元是由一個(gè)電容器和兩個(gè)有源元件構(gòu)成的，這意味著所需元件的數(shù)目超過了傳統(tǒng)的DRAM的數(shù)目，從而造成了進(jìn)一步的不利。