[發明專利]并行數據延續傳送電路

無效

• 申請號: 97106183.1
• 申請日: 1997-11-05
• 公開（公告）號: CN1216417A
• 公開（公告）日: 1999-05-12
• 發明（設計）人: 崔建
• 申請（專利權）人: 崔建
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 山東省臨沂地區專利事務所
• 代理人: 劉緯

本發明屬于數據傳送技術領域，涉及一種由計算機控制的數據延續傳送電路。

該電路適用于數據量大且數據分布范圍較大電路中，在現有技術中，處理這種情況的一種方法是：采用地址總線加多譯碼器或單譯碼器，前者雖然連接線路少，但成本高；后者在結構上由于每一個地址單元都需要一個地址譯碼信號，因此需要大量的連接線路，使電路非常復雜；另一種也是現在比較流行的方法是：采用移位寄存器將若干個數據單元串接，使用計算機串行口的同步輸出方式依次移位輸出，如此方式再配合一個地址譯碼器即可將數據輸出到指定地址，但這種方法傳送數據效率低，不能滿足快速傳送數據的要求。

本發明的目的是提供一種并行數據延續傳送電路，提高數據傳送的速度，簡化輸出控制電路，以克服現有技術的不足。

本發明的目的是這樣完成的：本電路由多個基本單元串接而成，每個基本單元由若干D邊沿觸發器組成，其觸發端并聯后引出公共觸發端CP，每個觸發的D端和Q端分別組成并行的數據輸入端和輸出端，基本單元的片選端為LE。

圖1是本發明的電路圖

圖2是本發明的基本單元電路圖

下面結合附圖詳細說明

本發明由多個基本單元串接而成，基本單元為含有多D觸發器的標準集成電路，如標準TTL電路74/54系列中的377、374等集成電路，所有基本單元的CP端、LE端并聯后引出電路的時鐘端CLK和使能端ENABLE，該電路的數據輸入端與計算機的數據總線聯接，使能端ENABLE由計算機的地址譯碼器分配一個I/O地址，而時鐘端則由I/O寫信號驅動。

本發明采用了多個基本單元并行傳送數據的方式，簡化了輸出控制電路，提高了傳送速度，適用于數據量大的電路。