[發明專利]一種TAB帶和使用該TAB帶的半導體器件

無效

• 申請號: 96119946.6
• 申請日: 1996-10-04
• 公開（公告）號: CN1071493C
• 公開（公告）日: 2001-09-19
• 發明（設計）人: 錢興燮
• 申請（專利權）人: LG半導體株式會社
• 主分類號: H01L23/50
• 分類號: H01L23/50;H01L21/60;H01L21/768
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 余朦

本發明涉及一種TAB帶以及使用它的半導體器件，特別涉及一種改進TAB帶及半導體器件，在其外引線的外部有絕緣涂敷區，以便減小器件在粘合微小間距的外引線時所產生的不合格產品的數量。

通常，載帶自動粘合(TAB)涉及有效表面安裝型封裝技術，該技術是用金屬凸點直接把大規模集成電路(LSI)粘合到其上形成了金屬圖形的帶上，即，是有關直接粘合LSI和引線框架的互連技術。與常規引線粘合技術相比，TAB技術是一種先進的互連技術。

近來，工業上一流的公司正在試圖研制凸點形成技術，因為該技術是產業中的關鍵技術。

TAB中的凸點起著引線粘合方法中的引線的作用，形成該凸點作為能電連接LSI芯片的焊盤和TAB引線框架的金屬突起物。這里，按其材料將凸點分成Au凸點和Sn/Pb凸點，并將它們分成蘑菇型凸點和直壁型凸點。

凸點粘合技術是產業中的關鍵技術，根據凸點形成方法可它分成以下三種制造方法。

1)引線定位法-引線凸點形成法和傳遞凸點形成法。(The?lead?frame?accessingmethod-the?lead?bumping?method?and?a?transferred.)

2)晶片高度定位法-引線凸點形成法。(The?wafer?level?accessing?method-thewire?bumping?method.)

3)芯片高度定位法-引線凸點形成法。(The?chip?level?accessing?method-the?wirebumping?method.)

同時，上述方法分別存在以下缺點。

1)引線框定位法：該方法用一般的晶片，并適于制造各種產品和少量的該產品，然而凸起的引線帶很貴。

2)晶片凸點形成法：它適于制造各種產品和少量的該產品：然而按晶片凸點形成法另需TAB工藝，精確度降低。

3)引線凸點形成法：它適于制造小尺寸管腳產品，但，它不適于制造小尺寸的多管腳產品。

把TAB工藝制造的產品傳遞到定位機，并安裝在襯底上。

圖1表示常規半導體器件的外引線粘合后的一種互連。

如圖1所示，在襯底1的上部形成間隔開的焊盤2。此外，TAB帶3包括其上形成了與絕緣帶的某部分上的粘結劑4有粘結力的金屬圖形的外引線5。通過控制壓力和溫度，由如各向異性的導電粘結劑或各向異性導電膜等各向異性的粘結劑粘結TAB的外引線5和襯底1。

同時，將導電球6插入外引線5和焊盤2間。此外，將與導電球6無關的導電球6a插入外引線5間。但是，隨著半導體產品變成多功能化，及具有高性能和多管腳結構，所以產品的焊盤/引線間距變細。

由于常規半導體器件有與用于電連接的導電球6無關的導電球6a，所以相應元件間會發生電短路。

因此，本發明的一個目的是提供一種TAB帶及使用TAB帶的半導體器件，克服上存在于常規半導體器件中的問題。

本發明的另一個目的是提供一種改進TAB帶和半導體器件，在外引線的外部有絕緣涂敷區，以便減小在粘合微小間距的外引線時所產生的不合格產品的數量。

為了實現上述目的，本發明提供一種TAB帶，包括絕緣帶13和固定在該絕緣帶一側的多個外引線15，其特征在于該TAB帶還包括形成在上述外引線外表面上的絕緣涂敷區7。

為了實現上述目的，本發明還提供一種半導體器件，包括TAB帶和具有多個焊盤12的襯底，所述的TAB帶和焊盤之間利用含導電球16的導電粘結劑來粘合，其特征在于所述外引線15和焊盤12之間的電性連接是在一定壓力下通過破壞它們之間的絕緣涂敷區7而形成的。

圖1是表示外引線粘合后的互連的常規半導體封裝的剖面圖。

圖2是表示按本發明的絕緣涂敷的TAB帶的半導體封裝的剖面圖。

圖3是表示在按本發明的外引線粘合后TAB絕緣帶與襯底連接的互連的半導體封裝的剖面圖。

圖2表示按本發明的絕緣涂敷的TAB帶。

首先，由于一般的TAB工藝與已有技術相似，所以不再進行詳細說明，下面只說明TAB帶的結構。

如圖2所示，外引線15與粘結劑14粘結固定在絕緣帶13的下部。但，在外引線的外表面形成絕緣涂敷區7，以防止電短路。絕緣涂敷區是用環氧樹脂族材料形成的。此外，絕緣涂敷區7的厚度最好小于1000埃。

圖3表示外引線粘合后TAB絕緣帶和襯底間的互連。