[發明專利]可編程中斷控制器

無效

• 申請號: 90108766.1
• 申請日: 1990-10-31
• 公開（公告）號: CN1020813C
• 公開（公告）日: 1993-05-19
• 發明（設計）人: 阿維里·M·賴福德;丹尼斯·L·莫易勒爾;皮特·J·克林姆
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F13/26
• 分類號: G06F13/26
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 杜日新

1、包括中央處理器(CPU)和一組外圍設備的系統中的中斷控制器，其特征是它具有：

連接并接收從這組外設來的中斷請求的多個輸入；

與CPU相連的一個中斷請求輸出；

根據這些中斷請求中的任一個請求，通過該中斷請求輸出發出中斷信號中斷CPU的工作以使CPU為該中斷請求服務的裝置；

給每個輸入指定一個在所述多個輸入中的優先權位置以造成一等級序列，以便在所收到時間重迭的中斷請求時，能確定哪個中斷請求應該首先服務的優先判別器；以及

能獨立地確立每一輸入是響應沿觸發或者電平觸發中斷請求的確立裝置。

2、權利要求1所述的可編程中斷控制器，其特征是，其確立裝置中包括第一初始化命令寄存器，它有許多位，每一位分別對應于輸入之一，并且當各自的位處于第一狀態時，就確定該輸入響應沿觸發的中斷請求，以及當各自的位處于第二狀態時，就確定該輸入響應電平觸發的中斷請求。

3、權利要求2所列的可編程中斷控制器，其特征是其確立裝置還包括一中斷請求寄存器，它有許多級，這些級的每一個對應于每一位和一個中斷請求輸入，每一級包括：

a）一個沿檢測器，它包括一沿檢測鎖存器，其數據輸入端接各自的中斷請求輸入，當上述第一初始化命令寄存器的自己那一位被編程為第一狀態以接收沿觸發中斷請求時，它可以把該請求鎖到一電平轉換鎖存器，后一鎖存器能接收中斷請求并把它作為電平鎖存起來，

b）一暫穩鎖存器，當自己的位被編為第二狀態時，它接收電平觸發的中斷請求，而當自己的位被編程為第一狀態時，它從上述電平轉換鎖存器中接收作為電平保存的中斷請求，以及

c）一中斷請求寄存器位，它接收并保持暫穩鎖存器中保存的中斷請求。

4、如權利要求3所述的可編程中斷控制器，其特征是所述確立裝置還包括一第二初始化命令寄存器，它其中有一位，其第一狀態相應于沿觸發中斷，其第二狀態相應于可按位選擇其中斷敏感性，當第二初始化命令寄存器中的該位處于其第一狀態時，對每一狀態沿檢測器都工作，并且暫穩鎖存器連接成接收鎖存的沿敏感中斷請求，而在第二初始化命令寄存器的該位處于第二狀態時，該沿檢測器按照第一初始化命令寄存器中屬于自己的位的狀態工作，并且暫穩鎖存器也按照第一初始化命令寄存器中自己那一位的狀態來連接。

5、權利要求3的可編程中斷控制器，其特征是所述沿檢測器還包括一同步鎖存器，它的數據輸入端接成能在所述第一初始化命令寄存器的自己那一位處于第一狀態時，可接收自己的中斷請求，它的輸出接到沿檢測鎖存器的數據輸入，其時鐘輸入接成能接收系統時鐘，以便把數據輸入端來的中斷請求鎖存到其數據輸出，所以該同步鎖存器把沿觸發的中斷請求信號以與系統時鐘同步的形式鎖存到其沿檢測鎖存器的數據輸入。

6、權利要求3的可編程中斷控制器，其特征是還包括與系統數據總線相連的一數據總線緩沖器，該系統數據總線還與中央處理器（CPU）相接;一包括上述第一和第二初始化命令寄存器的讀/寫控制邏輯塊;以及一連在該數據總線緩沖器和該讀/寫控制邏輯塊之間的內部數據總線，該塊還包括能根據CPU發出的命令，過系統數據總線上的數據經其數據總線緩沖器和其內部數據總線，寫入其第一和第二初始化命令寄存器的裝置。

7、權利要求6所述的可編程中斷控制器，其特征是讀/寫控制邏輯塊包括一具有第一和第二輸出狀態的中斷輸出，當某一中斷請求寄存器位接收并保持一中斷請求時，該中斷輸出進入其第一狀態并中斷CPU，使CPU為該中斷請求服務。

8、一種接收并處理從某第一源來的沿觸發請求和從某第二源來的電平沿觸發的中斷請求的方法，其特征在于如下步驟：

對具有第一和第二中斷請求輸入的中斷控制器編程，使其檢測從第一中斷請求輸入來的沿觸發中斷請求，并檢測從第二中斷請求輸入來的電平觸發的中斷請求，這種編程是按每個輸入進行的;

檢測并鎖存從第一輸入來的沿觸發中斷請求;

中斷CPU，使其為該沿觸發中斷請求服務;

檢測從第二輸入來的電平觸發中斷請求;

并且

中斷CPU的工作，使CPU為該電平觸發的中斷請求服務。