[發明專利]記錄裝置和再生裝置

無效

• 申請號: 90103313.8
• 申請日: 1990-06-27
• 公開（公告）號: CN1019340B
• 公開（公告）日: 1992-12-02
• 發明（設計）人: 末定邦雄;古各利昭
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: G11B20/10
• 分類號: G11B20/10
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 杜日新

本發明涉及記錄和再生數字化的圖象和聲音信號的裝置，例如數字錄象機等那樣的錄放裝置。

通常，在記錄NSC信號和PAL信號的數字錄象機中，是用4倍的彩色副載波頻率F_sc即4F_sc對圖象信號進行采樣，同時，按8比物將各個采樣進行量子化的。在數字錄象機內的大部分數字信號處理電路中，是將該8比特作為1個字并行處理字內的各個比特的。

圖10是上述記錄裝置中先有例子的框圖，在圖10中，將4F-s-c采樣、8比特量子化的數字NTSC信號輸入端子29，由外部錯誤修正符號化器16使外部錯誤的修正符號化。然后，由存儲器17將外部錯誤修正符號和后級生成的內部錯誤修正符號進行重新安裝，以構成積符號，并輸給頻道記錄電路22。

圖11是頻道記錄電路22一個實施例的詳細框圖，將來自圖100的存儲器17的數字信號輸入端子10，由內部錯誤修正符號化器11使內部錯誤的修正符號化，然后，由變換ID附加器12附加上變換字組的變換符號和電臺識別（ID）符號，由P/S電路13把1個代碼8比特的并行數據變換為串行數據，并從端子14輸出。將這種結構的圖10的頻道記錄電路22的輸出信號輸給端子30，通過記錄磁頭寫入記錄介質。這樣，圖10的記錄裝置就從端子29到圖11的P/S電路13的并行輸入，把8比特作為一個字，將字內的各比特作并行處理后，是由P/S電路13變換為串行數據的。

其次，圖12是重放裝置中先有例子的框圖。在圖12中，由再生磁頭將圖10的記錄裝置記錄到記錄介質上的信號再生出來，變換為數字信號后，從端子80輸入頻道再生電路72。

圖13是頻道再生電路72的一個實施例的詳細框圖。將來自圖12的80端的數字信號輸入64端，由S/P電路63變換為1個字8比特的并行數據，然后，由變換ID檢測器62檢測出變換字組的變換符號和電臺識別（ID）符號，再由內部錯誤修正復號化器61將內部錯誤的修正復號化，并輸給60端。這樣，通過圖12的頻道再生電路72后，由存儲器67進行與圖10的存儲器17相反的重新排列，由外部錯誤修正復號化器66將外部錯誤的修正復號化，便作為4F_sc采樣、8比特量子化的數字NTSC信號輸給79端。于是，圖12的再生裝置在由圖13的S/P電路63把串行數據變換為并行數據，從S/P電路63的并行輸出到79端，便將8比特作為1個字并行處理字內的各個比特。

如上所述，在先有的數字錄象機中，大部分進行數字信號處理的記錄裝置和再生裝置是在字內進行并行處理的。其理由是，4F_sc采樣、8比特量子化的數字NTSC信號的比特速率約為125兆比特/秒，如果把它進行串處理，雖然幾乎所有的數字信號處理電路可按125MHz的時鐘動作，但必須采用電路集成度低、消耗電能多的ECL（發射極耦合）邏輯電路構成。如果在字內進行并行處理，則時鐘為4F_sc即14.3MHz，可用電路的集成度高、消耗電能少的CMOS邏輯電路構成。

關于先有的數字錄象機的詳細情況，已在SMPTED-1DTTR（SMPTE????Journal，December，1986）上公布了。

根據最近高質量化圖象的發展潮流，要求把量子化比特數提高到9比特以上的高比特數，并改善信噪比S/N。但是，如果采用高比特數，則電路規模必須增加，記錄時間必須減少。另外，對于通常的用途。8比特的錄象質量已足夠了，所以，電路規模又希望保留電路規模小、記錄時間長的8比特專用機。因此，希望對于必須高質量圖的情況，才使用能以9比特以上進行錄放的高比特機。于是，便希望該高比特機的數字信號處理電路盡可能兼作8比特專用機，提高其價格性能比，同時，既能在9比特以上的高比特數下進行錄放，又可進行8比特錄放。