[其他]數字式多路通用時間繼電器

無效

• 申請號: 87209142
• 申請日: 1987-06-11
• 公開（公告）號: CN87209142U
• 公開（公告）日: 1988-04-20
• 發明（設計）人: 高春旺
• 申請（專利權）人: 高春旺;陳春蓮;高秀娟;張國英;宿慶賓
• 主分類號: H03K17/28
• 分類號: H03K17/28;H03K17/62
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種數字式多路通用時間繼電器，屬計時和控制領域。

常見的晶體管式和機械式時間繼電器，量程范圍小，延時精度低，無數字顯示。《無線電》雜志1984年第七期，刊載了上海電器電子元件廠研制的DC系列PMOS集成電路，可組成近20種數字式時間繼電器，較好地解決了延時范圍、精度、顯示等問題。但是在需用多個時間繼電器的場合，許多電路如：時基信號發生器、分頻器、計數器、譯碼器、驅動及顯示器等，都要重復使用，很不經濟。

本實用新型的目的是研制一種改進的時間繼電器，它除具有DC系列電路延時精度高、量程范圍大、帶數字顯示的優點外，還應具有“多路”和“通用”的特點，即可以做多路使用、每路的量程可做多種選擇。

本實用新型是基于下列電路原理實現的：

利用半導體只讀存貯器（以下簡稱ROM）作量程存貯，ROM的地址線由各分電路的延時設定電路輸出端和數字表電路的計時信號輸出端共同組成，從而使ROM的數據輸出同時受各分電路的延時設定和數字表電路計時信號的控制。ROM的每一位數據線存貯一種量程，供各分電路選擇。ROM的數據線分別連接到具有多個輸入端的符合電路上。當數字表顯示的時間與某一被啟動的分電路所設定的延時時間相符合時，符合電路產生的符合信號加到被啟動的分電路上，并使該路的執行繼電器動作。

所謂“啟動”，系指給數字式多路時間繼電器的一個分電路加以“開始延時”的輸入控制信號。

下面結合附圖及實施例對本實用新型做進一步詳述。

圖1為數字式多路通用時間繼電器方框圖。

圖2為數字式多路通用時間繼電器電原理圖。

圖3為一種延時啟停及清零電路。

數字式多路通用時間繼電器由主????電路及并接在主電路上的多個分電路所組成。各部分相互關系如圖1所示。

圖2、圖3電路全部采用正邏輯，可以選用各種系列的數字集成電路，使用時注意電平匹配和驅動能力。

分電路各部分的組成及主要工作原理如下：

執行電路1－1由繼電器J1和并接的續流二極管組成。

驅動電路2－1由同相驅動器Q1組成。

控制電路3－1由RS觸發器RS1和“與”門Y1組成。

輸入電路4－1由開關K1和電阻R1組成。K1可以是單設的開關，也可以是其它設備的開關量輸出。

延時設定電路5－1由BCD碼撥盤開關BK1和接在其輸出端的隔離二極管D1－1至D1－4組成。

控制電路3－1是分電路的核心電路，它接受輸入電路4－1的輸入控制信號和來自符合電路的符合信號，輸出啟動控制信號和驅動信號。

K1斷開時，R1使S端為低電平，RS1輸出端置1，經Q1使J1釋放。K1閉合后，Y1輸出高電平的啟動控制信號，該信號的作用是：

1.使BK1按照所設定的十進制數輸出BCD碼，并經隔離二極管送ROM作選址信號。

2.經D1－5將高電平送符合電路代表不同量程的t1－t7中的一點上。

3.開啟“或”門H1，使時基信號CPO經“與”門Yn＋1對數字表電路進行計時，一次延時過程開始。

當延時時間到達后，低電平的符合信號加到RS1的R端，RS1觸發翻轉，輸出端置O，經Q1使J1吸合，經Y1使啟動控制信號為低電平而無效。

如上所述分電路的個數n，????????可根據需要任意設置。

主電路只設一個，為全部分電路所共有。它包括顯示器件7、數字表電路8、量程存貯器9、符合電路10和延時啟停及清零電路11。時基信號CP。可以是經過整形的50赫芝市電信號，也可由石英晶體振蕩信號經分頻而產生。

數字表電路包括分頻器、不同進制的計數器、七段譯碼電路、顯示驅動電路等，可由各種數字電路組合而成，也可以使用單片式集成數字表電路，如LM8361等。顯示器共四位，顯示00分00秒至59分59秒的時間。

ROM的作用是進行量程存貯，本實施例選用EPROM2????71????28，容量16K×8位，有A0－A13共14根據地址線。其中A0－A3與各延時設定電路輸出端相連接，A4－A13與數字表電路計時信號輸出端相連接。具體分配是：十秒位3根，區別0－5六個數字；分位4根，區別0－9十個數字；十分位3根，區別0－5六個數字。由此決定了本實施例延時設定最小間隔是10秒鐘，最小量程是100秒，最大量程是59分50秒。

如果數字表電路輸出的計時信號是BCD碼，則直接和A4－A13相連，如果輸出的計時信號是七段顯示信號，則需經部分譯碼后再和A4－A13相連。