[其他]時序邏輯控制儀

無效

• 申請號: 87205966
• 申請日: 1987-03-31
• 公開（公告）號: CN87205966U
• 公開（公告）日: 1988-03-23
• 發明（設計）人: 韓江洪;張維勇;蔣建國
• 申請（專利權）人: 韓江洪;張維勇;蔣建國
• 主分類號: B05B19/08
• 分類號: B05B19/08
• 代理公司: 電子工業部專利服務中心
• 代理人: 徐晶

1、一種由計時器控制的時序邏輯控制儀，其特征在于電路中包括隨機存儲器RAM，RAM寫入和地址碼壓縮電路。

2、根據權利要求1所述的時序邏輯控制儀，其特征在于其RAM寫入電路是由兩個3到8譯碼器〔26〕、〔27〕，每路一個D觸發器〔47〕至〔54〕和一個三態門〔39〕至〔46〕組成，譯碼器〔26〕的輸出Q₀至Q₇接各路D觸發器的R端，譯碼器〔27〕的輸出端Q₀至Q₇接各路D觸發器的S端，三態門受寫入信號的控制，將D觸發器的輸出狀態送回存儲器數據線。

3、根據權利要求1所述的時序邏輯控制儀，其特征在于地址碼壓縮電路包括時壓縮和分壓縮電路，時壓縮電路由兩個或非門〔31〕、〔32〕組成，或非門〔31〕的一根輸入線〔55〕和或非門〔32〕的一根輸入線〔56〕相連；分壓縮電路是一片4路2選1多路選擇器。

4、根據權利要求3所述的時序邏輯控制儀，其特征是隨機存儲器RAM的容量僅為2K，就能對不長于24小時的周期實現以分為時間單位的邏輯控制。