[其他]段描述符裝置

無效

• 申請?zhí)枺?/td>: 87108389
• 申請日: 1987-12-23
• 公開（公告）號: CN87108389A
• 公開（公告）日: 1988-07-06
• 發(fā)明（設計）人: 尤金·努辛諾夫;托馬斯·F·喬伊斯
• 申請（專利權）人: 霍尼韋爾布爾公司
• 主分類號: G06F12/00
• 分類號: G06F12/00
• 代理公司: 中國專利代理有限公司
• 代理人: 匡少波,葉凱東

1、一種段描述符單元，用于在由該單元接收的每一字上執(zhí)行轉換操作，所述單元包括：

一具有多個存貯單元的隨機存取存貯器(RAM)，每一存貯單元具有多個位存貯單元，存貯有與第一種類型轉換操作有關信息的上述多個存貯單元的每一個第一序號的第一組位存貯單元和存貯有與第二種類型轉換操作有關信息的上述存貯單元的每一個上述第一序號的第二組位存貯單元；

一個相聯(lián)存貯器(CAM)，該CAM具有用于存貯與待轉換段描述符字相應序號有關信息的多個存貯單元，并且具有用于產(chǎn)生命中信號的多個輸出，這些命中信號指明上述每個待轉換字與上述多個存貯單元中所存貯信息相比較的結果，所說的輸出耦合到上述的RAM，和，

耦合到上述RAM和CAM的微編程控制裝置，上述控制裝置產(chǎn)生第一和第二組信號，這些信號分別用于存取由將其分別傳送給用來執(zhí)行操作的第一和第二裝置的上述CAM命中信號所指定的一個所說序號存貯單元內的上述的第一和第二組位存貯單元的信息內容，從而執(zhí)行所說的第一和第二種轉換操作。

2、根據(jù)權利要求1所說的段描述符單元，其中上述單元還包括耦合到上述RAM和上述微編程控制裝置的譯碼器裝置，由耒自上述微編程控制裝置的第三組信號支配的上述譯碼器裝置存取上述多個存貯單元第二序號中指定的一個，該存貯單元用于存貯在執(zhí)行上述第一和第二種轉換操作期間所使用的工作寄存器信息。

3、根據(jù)權利要求1所說的段描述符單元，其中微編程控制裝置包括具有用于存貯多個不同類型微指令字的多個存貯單元的控制存貯器，上述控制裝置響應接收上述每個待被轉換的字，讀出上述不同類型微指令字的第一個，用于產(chǎn)生上述第一組信號，該第一組信號使上述第一裝置執(zhí)行操作以便執(zhí)行上述第一種轉換操作，并且，上述控制裝置響應表示遺漏狀態(tài)的上述命中信號，讀出上述不同類型微指令字的第二個，用于產(chǎn)生上述第二組信號，該第二組信號使上述第二裝置執(zhí)行操作以便執(zhí)行上述第二種轉換操作。

4、根據(jù)權利要求3所說的段描述符單元，其中上述第一裝置相當于安全檢檢電路，用于檢驗以存貯在上述第一組位存貯單元內的上述信息狀態(tài)為基礎的存貯器存取。

5、根據(jù)權利要求3所說的段描述符單元，其中上述第二裝置是一個加法器，用于從存貯在上述第二組存貯單元中的上述信息產(chǎn)生一個地址，該地址用于存取為完成上述接收字的轉換所需要的遺漏數(shù)據(jù)。

6、根據(jù)權利要求2所說的段描述符單元，其中上述單元還包括一個寄存器，用于存貯每個需要被轉換的字，上述寄存器被耦合到上述譯碼器裝置，上述譯碼器裝置由耒自上述寄存器的信號和耒自上述第二組信號中的信號支配，去存取上述存貯單元第三序號中被指定的一個，以用于產(chǎn)生一個地址，該地址用于取將被存貯在一個所說第一序號存貯單元第二組位存貯單元中的信息，該信息層使上述CAM產(chǎn)生指示遺漏狀態(tài)的命中信號。

7、根據(jù)權利要求1所說的段描述符單元，其中上述單元具有VLSI芯片結構并且其中上述RAM的上述第一組位存貯單元和上述第二組位存貯單元以交錯形式排列，這樣，在由上述第一和第二組信號所規(guī)定操作的不同周期中，僅使那個對于由上述第一和第二裝置執(zhí)行的上述第一和第二種轉換操作所必須的信息可以被存取，上述配置降低了與由上述裝置運行的信號的位數(shù)相適應的芯片空間量。

8、根據(jù)權利要求7所說的段描述符單元，其中上述第一裝置包括多個比較器組并且上述第二裝置包括一些加法器級，上述某些加法器級與上述比較器組相交錯，從而滿足使芯片空間最小化的要求。

9、根據(jù)權利要求7所說的段描述符單元，其中上述RAM還包括多個讀/寫放大器電路和多個多路轉接器電路，每一多個電路在序號上對應于上述第一組位存貯單元，上述放大器電路與多路轉接器電路以列的形式排列，這些列與RAM位存貯單元的上述第一和第二組的相應位地址對相互對準，上述多路轉接器電路耦合到上述微編程控制裝置，上述多路轉接器電路響應耒自上述控制裝置的信號，在操作的RAM讀或寫周期內，選擇上述位地址對中的某一個位地址連接到相應的一個讀/寫放大器電路上。