[其他]計算機系統

無效

• 申請號: 87106651
• 申請日: 1987-09-24
• 公開（公告）號: CN87106651A
• 公開（公告）日: 1988-04-06
• 發明（設計）人: 約翰·安德魯·尼布洛克;克里斯托弗·約翰·萊昂·米爾納;戴維·約翰·蒂斯代爾;蒂莫西·約翰·博伊爾;阿倫·斯圖爾特·威爾遜
• 申請（專利權）人: 通用電氣公眾有限公司
• 主分類號: G06F13/20
• 分類號: G06F13/20
• 代理公司: 中國專利代理有限公司
• 代理人: 匡少波,王明義

本發明涉及計算機系統，特別是涉及（但不僅僅局限于）控制數字電話交換局中用以控制數字數據傳輸的計算機系統。本發明所涉及的計算機系統包括一主處理器，主處理器工作時必須訪問一個或多個裝有復雜微處理器線路的外圍設備，且系統中，在主處理器與各個外圍設備之間的I/O（輸入/輸出）接口上存在若干編址限制。應該理解的是，采用“主處理器”一詞本身并不意味著主處理器比該或各外圍設備能力強或具有更大的存儲容量。因此在本說明書的范圍內，“主處理器”是從處理器的功能級別意義上加以使用的。

因此，本發明的一個目的是提供上述那種在經過具有編址限制的I/O接口訪問外圍設備的問題上，能以較先進的方法進行處理的計算機系統。

因此本發明主要涉及一種包括下列各部分的計算機系統：一主處理器，具有一條雙向并行的數據總線;一個或多個外圍設備，各個外圍設備具有一隨機存取存儲器和一個輔助處理器以及一用以控制主處理器與各個外圍設備之間的訪問的輸入/輸出控制器，該輸入/輸出控制器裝有控制寄存器和狀態寄存器，且能對從主處理器引出的輸入/輸出總線編址范圍作出響應，該總線編址范圍被劃分成許多區，每一區代表與一個外圍設備通信的一個軟件進程，各區又進一步再劃分，以便將其中一部分留給由主處理器向輔助外圍設備傳輸信息之用，另一部分留給由該外圍設備向主處理器傳輸信息之用。

為更易理解本發明的內容，現參照附圖通過舉例說明本發明的一個實施例。附圖中：

圖1是本發明計算機系統的方框圖;

圖2是表示圖1系統中所采用的尋址方法的方框圖;

圖3是表示信息獲取方法的示意圖。

現在參看圖1。從圖中可以看到主處理器10和從主處理器10引出的I/O雙向總線11。在本實施例中，該I/O總線11能并行載送16個數據位。還提供有13個地址位，因而編址范圍為8k字。不言而喻，這些數字僅僅是舉例而已，還可以采用其它配置方式。

I/O總線11接到一組叫做輸入/輸出控制器（IOC）的線路12上。IOC????12裝有控制寄存器和狀態寄存器，并具有從I/O總線進行輸入/輸出訪問的定序功能。IOC電路12既可以為主處理10對13中的一個處圍設備的訪問排序，也可以經過IOC總線14進行自身對外圍設備13的訪問。這些IOC訪問是為從外圍設備13獲取狀態信息而進行的。

從主處理器10引出的總線編址范圍被劃分成許多等份區。各區代表其中一個需要與外圍設13通信的軟件進程。然后將各區進一步再分成兩半，一半留給從主處理器10到外圍設備13傳輸信息之用，另一半留給從外圍設備13到主處理器10傳輸信息之用。

這些半區叫做“窗口”。在各窗口中配置有履行控制功能用的備用地址。這些地址可以具有或不具有有關數據字段。

在這里介紹的系統中，不言而喻，在任何方向傳輸信息之前，在主處理器10上運行的適當軟件進程必須寫入IOC12中與該窗口有關的控制寄存器上。適當的IOC控制寄存器有兩個字段。這些字段如圖2所示，其中主處理器仍以編號10表示，IOC電路一般以編號12表示。和前面一樣，11表示總線。這樣，IOC電路12中的各寄存器包括兩個字段，圖2中分別以編號20和21表示。字段20叫做外圍碼字段，該字段允許相應的外圍設備對其譯碼，以便讀/寫信息。字段21叫做信息類型，此字段識別待由該外圍設備的讀出或寫入的具體信息隊列。在本實施例中，外圍設備碼系統為3位，信息類型字段為8位。因此，利用外圍碼可以從多達八個外圍設備中選取一個外圍設備。在實際窗口中，一個地址留作往控制寄存器上書寫數據用，由地址寄存器解碼22加以識別。IOC電路中適合特定窗口的控制寄存器由5位的控制寄存器選擇器25選擇。這就是說，在本實施例的IOC電路12中控制寄存器的數目最多可達32個。

從圖2中還可看出，總線11上的8位地址取捷徑直接通到外圍設備13中。

因此五條控制寄存器選擇地址線路26由控制寄存器選擇器25予以解碼，同時存儲在所選擇的控制寄存器中的數據被驅送到外圍選擇地址線路27和信息類型地址線路28上，往下進入外圍設備中。

各外圍設備裝有一基址寄存器控制電路30，該電路則由在微處理器31上運行的固件構成，其中含有一表明外圍設備RAM（隨機存取存儲器）32中一個地址的地址，現在就這一點加以說明。此地址叫做長基址指示器，系由與外圍設備有關的固件加上8位來自主處理器10的位移組成。該長基址指示器由IOC電路12中相應選擇的控制寄存器的5位字段進行選擇，在各外圍設備中有一組不同的基址寄存器。