[其他]內插/分數濾波器結構及數字濾波器

無效

• 申請號: 86105452
• 申請日: 1986-08-26
• 公開（公告）號: CN86105452A
• 公開（公告）日: 1987-05-27
• 發明（設計）人: 奈杰爾·保羅·戴爾
• 申請（專利權）人: 普列斯海外有限公司
• 主分類號: H03H17/02
• 分類號: H03H17/02
• 代理公司: 中國專利代理有限公司
• 代理人: 肖春京

本發明涉及改進或關于裝有插入遞歸數字濾波器類型的內插和分數（decimator）濾波結構。本發明還涉及相同類型的數字濾波器的改進設計。

近來在文獻里曾經敘述過新穎的內插/分數濾波器的結構。特別要提到的二篇文章是：R.A.瓦蘭朱拉和A.G.康斯坦丁德斯于1983年12月在（英國）電氣工程師學會會報第130卷第6期第225-234頁報導過的“用于高效內插法和分數法的數字信號處理方案“（Digital????Signal????Processing????Schemes????for????efficient????Interpolation????and????Decimation）以及R.安塞瑞和B.盧易于1983年12月在（美國）電氣與電子工程師協會聲學會刊語言信號會報卷ASSP-31第6期第1366-1373頁報導過的“使用遞歸無限脈沖響應（IIR）數字濾波器的高效抽樣率交替”（Efficient????Sampling????Rate????alternation????using????Recursive（IIR）Digital????Filters）。

所說的結構能夠在二個內因子N相聯系（N是一個整數）的抽樣率之間進行內插或進行分數。當N為2時，證明是最有效的，因此，以后要進一步考慮的也就按此情況進行，要注意的是：相差為二的倍數的抽樣率之間的內插和分數，可以用相同濾波器的級聯較易地實現，其中每一濾波器的頻率改變為二的倍數。

這些內插和分數濾波器結構的重要性質如下：

ⅰ）重復使用簡單的全通網絡（APN_S）以建立濾波器結構，簡化實現方法，

ⅱ）多數的信號處理是在較低的兩個抽樣頻率下進行的，通過減少每單位時間所需進行的乘法和加法次數，以便達到與選擇另一種濾波結構相比的給出特性要求。

ⅲ）良好的噪聲性能，

ⅳ）濾波器對系數值靈敏度低這一性能導致字長的系數短，

ⅴ）要求減少系數數字，實現與另一種常規濾波器結構相比具有已知性能的濾波器。

然而，現在在文獻里所說的濾波器結構存在一些限制。其中一個限制就是：在信號帶外衰減增加到3分貝的那個頻率是固定在一半的最低抽樣頻率處。這就是說，抽樣率由16KHz倍縮到8KHz的濾波器只能在4KHz處提供3分貝的信號衰減。有許多應用，要求濾波器的3分貝點是在其它頻率上，所以，上述性能是一個嚴重的限制。

本發明的意圖是要解決上述問題。裝入的內插和分數濾波器結構的3分貝衰減點頻率偏離一米的較低抽樣率，使之能得到較好的帶外信號衰減。

按本發明提供的內插或分數濾波器的結構可以在高低抽樣率之間操作，該結構包括一對信號處理支路，每一支路由相應的抽樣開關分成低頻部分和高頻部分，其中的一個支路的高頻部分包括一個嵌套的全通網絡遞歸數字濾波器，這種數字濾波器主要包括第一遞歸濾波器，它包含有第一系數乘法器;以及包括第二遞歸濾波器，它包含有第二系數乘法器，這個第二濾波器被嵌套在第一遞歸濾波器里，第二系數乘法器的系數值是預先規定的，以使3分貝的衰減出現在偏離一半的低抽樣率的某一頻率處。

這里采用的解決方法是引進一套嵌套的全通網絡濾波器，此濾波器在濾波器結構的其中一個支路里在高頻下工作。預選第二乘法器的系數可以使3分貝點偏離一半的低頻抽樣率。這系數如果是負值就相應于偏離低頻;如果是正值則相應于偏離高頻。

此外，根據本發明，備有一個遞歸數字濾波器使用于內插或分數濾波器結構，其中的數字濾波器可以用一個變換函數表征，其形式由下列公式表達：

其中，式中A（Z）項是一個變換函數，其形式由表達式

給出，式中K₁和K₂項是第一和第二非零倍乘系數，而Z^-1是單位延遲變換算子，屬于嵌套結構的濾波器包括第一濾波器，它包含有用以倍乘第一系數K₁的第一系數乘法器;以及嵌套在這個第一濾波器里的第二濾波器，它包含有用以倍乘第二系數K₂的第二系數乘法器。

附隨本說明書的圖有：

圖1是一熟知的遞歸數字濾波器的線路圖;

圖2是按本發明的改進的遞歸數字濾波器的線路圖;

圖3和4分別是分數濾波器結構和內插濾波器結構的線路圖，每種都加入上述圖2中的濾波器;以及

圖5是本濾波器的增益的頻率響應圖。

下面將敘述本發明的實施例，通過實例參照上述附圖給以說明。