[其他]總線仲裁器無效
| 申請號: | 86102484 | 申請日: | 1986-04-12 |
| 公開(公告)號: | CN86102484A | 公開(公告)日: | 1986-10-22 |
| 發明(設計)人: | 德萊爾·丹納 | 申請(專利權)人: | 特克特郎尼克公司 |
| 主分類號: | G06F13/38 | 分類號: | G06F13/38 |
| 代理公司: | 中國專利代理有限公司 | 代理人: | 匡少波,杜有文 |
| 地址: | 美國俄勒岡州比弗頓郵*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 總線 仲裁 | ||
本發明是關于計算機總線的,特別與一種仲裁裝置有關,該裝置裁決主部件訪問計算機總線所進行的競爭。
計算機系統總線結構將系統內的各種組成部件(如中央處理機,存儲器及輸入/輸出設備)聯系在一起,并使各部件之間互相配合??偩€結構通常包括數據線,地址線和控制線系統各部件通過接口設備與總線相連。只有主部件能在某時刻訪問總線,命令從部件在總線的數據線上發送或接收數據,方法是在總線上產生一個適當的從部件地址及適當的控制信號。在一個系統有多個主部件能在總線上放置數據的情況下,必須給出某些裁決手段,以確定在任一給定時刻哪個主部件將控制總線。
在電氣與電子工程師協會標準IEEE-796中描述的總線結構中,每個主部件都帶有仲裁部件,仲裁部件有一個接收主部件請求訪問總線的輸入端,一個接收來自外部源的總線優先級信號(表示另一設備已確定優先級)的輸入端,和來自一個表示如果總線“忙”,被另一主部件正常訪問的總線的輸入端。如果仲裁部件不檢查優先級信號而只檢查請求訪問總線信號,則它給出一個串行優先級輸出信號,表示它要求訪問總線。當“忙”信號表示總線空閑時,接口設備就可以提供主部件對總線的訪問。系統的每個接口設備的優先級輸入信號和串行優先級輸出信號按串行方式與一個主部件的串行優先級輸出信號相連接,而這一輸出信號又作為優先級輸入信號作用到下一個主部件上。對串聯在一起的各仲裁部件中的第一個,優先級輸入信號被恒定確定,這就使第一個仲裁部件有總線訪問最高優先級。第二個仲裁部件有總線訪問次高優先級,因若第一仲裁部件沒有訪問總線的請求,第二仲裁部件的優先級輸入信號將被確定。類似地,以串聯形式順序排列的每個接口設備將有順序下降的優先級。
在仲裁系統的另一些實施中,每個仲裁部件都有并行優先級輸出信號,不管輸入優先級信號狀態如何,只要要求訪問總線,并行優先級輸出信號就被確定。接口設備優先級輸入信號和并行優先級輸出信號可以按并行方式與一個起優先級分解器作用的邏輯電路相連,分解電路可按所要求的任何優先級把總線訪問權分配給接口設備。并行優先級法比串行方法更靈活,特別是如果優先級分解器可編程實現的話,但并行法要求使用一個附加的優先級分解電路。
一個主部件將經常接連不斷地多次訪問總線。如果主部件在每兩次訪問之間都必須對總線判決,則接口設備必須禁止數據線和地址線緩沖區,斷開忙信號,等待主部件的總線請求信號,確定優先級,檢查是否有其他優先級更高的設備要求控制總線,接通忙信號,這才真正控制了總線。所有這些步驟都要花費時間。這個問題已被部分地解決,方法是當每個主部件獲得對總線的控制時,它就確定一個鎖定信號。鎖定信號一經確定后,就要求接口設備把主部件連接在總線上,從而避免了每兩次傳送數據之間要進行的所有中間步驟。使用這種鎖定信號的一個缺點是,低優先級設備可能會長時間獲得并占有總線,而排斥較高優先級設備。
允許低優先級主部件在數據總線上多次傳輸數據而各次傳輸之間無須進行裁決,同時仍然允許優先級較高的主部件在需要的時候能獲得總線控制,得到這樣一種低費用方法將是十分有益的。
就本發明的一個方面而言,總線仲裁部件用于每種訪問IEEE-796標準的計算機總線的主部件。每個仲裁部件都包括一個可編程陣列邏輯電路,該邏輯電路接收來自相應的總線主部件及其他仲裁邏輯部件的控制輸入信號,并產生輸出信號,這些輸出信號是與其他仲裁部件一起對總線進行裁決,并在優先級被確定時使該主部件獲得對總線的控制所必須的。使用可編程陣列邏輯電路來實現仲裁邏輯,可以在較小組件上制作低價仲裁部件。
就本發明的另一個方面而言,公共總線請求線連接到每個仲裁部件的可編程陣列邏輯電路的輸入和輸出上。每個邏輯部件如此編程,使得在任何一個主部件請求總線控制時,相應的仲裁器就在公共總線請求線上產生一個信號。當一個主部件控制總線時,仲裁器允許它占據總線,直到仲裁器檢測出公共總線請求線已被另外的總線仲裁部件所確定為止。此時,總線仲裁器放棄對總線的控制,并對再控制進行裁決。這樣,主部件可以在總線上進行多次數據傳輸,而不必在每兩次傳輸之間放棄對總線的控制,但在另一主部件要求控制總線時,還是要對總線進行裁決。
就本發明的再一個方面而言,每個可編程邏輯陣列的編程目的是,既產生串行優先級信號,也產生并行優先級信號,而提供附加電路的目的是,使系統的幾個仲裁部件可以有選擇地按并行優先級分解方式或按串行優先級分解方式來互相連接。
因此,本發明的一個目的是,為了在低價組件中使用總線仲裁系統而提供一種新的改進裝置。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于特克特郎尼克公司,未經特克特郎尼克公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/86102484/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:多功能筒槽研磨機
- 下一篇:增壓式船用內燃發動機





