[其他]有多路時序循環邏輯開關的可編程控制器

無效

• 申請號: 85200921
• 申請日: 1985-04-01
• 公開（公告）號: CN85200921U
• 公開（公告）日: 1987-02-25
• 發明（設計）人: 潘兆鏗;霍正
• 申請（專利權）人: 潘兆鏗;霍正
• 主分類號: G04C23/08
• 分類號: G04C23/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型是關於用邏輯電路實現可編程多路時序自動控制的產品，國內外現有的時間控制器，常用全機械結構、邏輯電路、邏輯電路與機械結合或微處理機控制等方式來完成功能。上述前三種方式，雖然可以完成一定時間開關量的控制，但對大量而要求時間單位小到秒且任意時刻開或關的控制無能為力，也不能隨時、方便地編入或改寫程序，后一種方式雖然滿足使用及編程的要求，但線路龐雜，成本高。因此，國內尚未普及時序自動控制技術。

本實用新型的目的是以比較簡單的邏輯電路代替上述的后一種方式，提供一種既可以進行大量而時間單位小到秒且任意時刻開或關的時序自動控制，又可以隨時、方便地編入或改寫程序，成本低廉的產品，普及時序自動控制技術的應用。

本實用新型具有多路繼電器開關，可以輸出220電壓控制電氣設備，各開關執行預編的日循環程序和多日循環控制。

本實用新型的邏輯電路包括以下七部份：

一、一個能進行上、下午12小時顯示而準確走時的數字式電子鐘和時鐘脈沖拾取電路；

二、秒、分轉換控制及秒計數電路；

三、若干片靜態存貯器組成的存貯陣列；

四、地址計數器及片選電路；

五、多日循環控制兼編程狀態設置電路；

六、輸出開關的驅動和狀態顯示電路；

七、鐘、地址始點設置及天脈沖（即每天一個脈沖）發生電路。

各部份電路分述如下：

第一部份中的電子鐘可用現有日本產的LM系列的數字式電子鐘集成塊，配上相應的時間顯示屏和石英晶體振蕩、分頻集成塊（MM5369），其特點是具有快進、慢進校時和秒顯示、正常走時四種功能，這些功能執行時顯示屏上分個位數字分別是每秒變化60、2、1次和每分鐘變化1次，此外還具有快進、慢進、秒顯示控制端同時為高電平時置。12：00（零時）等功能。

時鐘脈沖拾取電路如圖1所示，時鐘分個位數字從0變到9時，分個位七段譯碼的a、e、f段的波形見圖2，C1、C2、C3分別與R6、R7組成微分電路把a、e、f的低→高電平狀態微分，BG1把e的高→低電平反相后，由C4與R5、R6、R7組成的微分電路微分，BG2起整形作用，圖1中點1、2的波形見圖2，此脈沖系列與分個位數字變化嚴格同步，由于快進時周期約17毫秒，點2負脈沖寬度取約0.5毫秒為宜，圖1的D5～D8防止各微分電路互相干擾，R1～R4和D2～D4分別為C1、C2、C3提供放電回路，BG1、D1為C4提供放電回路，＋1、＋2表示兩種電壓，如鐘需要的電壓與其它電路的不同，BG2可起電平轉換作用。

上述數字式電子鐘也可使用其它有同樣功能的成品，如能輸出如圖2中2的脈沖，則可略去脈沖拾取電路。

第二部份電路見圖3，圖中9接電子鐘秒顯示控制端，10接受由圖1的2送來的負脈沖，5接受秒控制信號，電路的主要功能是當秒控制信號為高電平時，使電子鐘變為秒顯示，此時10輸入1（或4、8）個脈沖，從4C輸出一個脈沖，當秒控制信號為低電平，電子鐘正常走時，此時脈沖從10輸入經過4輸出，脈沖個數不變。

圖3中的1是下降沿計數的計數器，R端為高電平時清零且計數端CL禁止。

當5為高電平時，7的低電平經8整形后，一個作用是使9變為高電平（鐘進行秒顯示），另一個作用是使2d、3a為低電平，1進入計數狀態，此時4a為高電平，4關閉，1對10來的負脈沖計數，若2a接至1的Q1（或Q3、Q4），則Q4～Q1從0000狀態開始，當10向CL送入1（或4、8）個脈沖時，狀態變為0001（或0100、1000），使2a、3a變為高電平，4a低電平，4開啟，此時4b正接受10來的第1（或4、8）個負脈沖，3a的高電平經R1C1延時后1清零，狀態回復0000，4重新關閉，故4開啟的時間由R1C1的時間常數t決定（t＜10來的脈沖寬度），由此每當10送入1（或4、8）個秒脈沖，4C輸出一個寬度約為t的負脈沖，當5為低電平時，點7的高電平經8整形，一個作用是使9為低電平（時鐘不秒顯），另一個作用是經過2后3a為高電平，1不計數，4a為低電平，4開啟，10進來的負脈沖如數輸出到4C，BG2的作用是使5由高電平恢復低電平時一段時間內，把3b鉗在低電平，4延時開啟，以消除電子鐘由秒顯變為正常走時過程產生的干擾脈沖。＋1、＋2的意義與第一部份所述相同，同時表示BG3可以作電平轉換。

除秒顯外，10送入一個脈沖代表時鐘走過一分鐘，從4C輸出的一個脈沖分別代表一分鐘和1（或4、8）秒四種基本時間單位。