[其他]制造半導體集成電路器件的方法

無效

• 申請號: 85109742
• 申請日: 1985-11-22
• 公開（公告）號: CN85109742B
• 公開（公告）日: 1988-06-29
• 發明（設計）人: 池田修二;長澤幸一;元吉真;永井清;目黑憐
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: H01L21/72
• 分類號: H01L21/72;H01L27/04
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 郁玉成

本發明涉及一種半導體集成電路器件，更具體地說，涉及一種制造半導體集成電路器件的方法，該器件具有能防止半導體區損壞的結。

隨著近年來半導體器件，例如集成電路或大規模集成電路的集成度的增加，這些器件的部件愈做愈小。在金屬-氧化物半導體晶體管（MOS）型的半導體器件中，MOSFET（即金屬氧化物半導體場效應晶體管）的尺寸已經縮小了，即它的溝道縮短了。按照這種縮短了的溝道，它的半導體區的結淺到大約0.2到0.4微米。

該半導體區與用來作導線層的鋁連接。為了在鋁與半導體區（硅）之間建立起歐姆接觸而進行的新熱處理會產生所謂的“合金尖”（alloyspike），即鋁溶入基片。當此合金尖到達PN結時，該結即被短路，或者漏電流增加。結果，使部件的可靠性下降。如在上面已經描述過的那樣，MOS場效應晶體管結深在逐年減小，因此，在最近的MOS場效應晶體管中，對抑制或防止由于合金尖引起的結損壞作了各種各樣的試驗。所提出的方法中，有一種方法是利用通過接觸孔把一種雜質擴散到相同導電率類型的半導體區，以使接觸孔部位處的結深得到局部地擴大。此方法既簡單又有效，只需要一道工序就可完成。

這種方法已經得到披露，例如，在日經麥格勞·希爾有限公司（MikkeiMcgrawHillCo.Ltd）1983年8月23日出版的“日經電子學特刊”（“SpecialEssueofNikkeiElectronics”）第122頁中加以公開。

根據我們的研究，如果上述方法按原樣應用于具有P型半導體區和N型半導體區的這樣一種半導體器件（例如一種有P溝道MOS場效應晶體管和N溝道MOS場效應晶體管的互補金屬-氧化物半導體（CMOS）器件），則制造CMOS器件的大量工序還要增加。

本發明的一個目的是提供制造一種半導體器件的方法，此方法可以容易地防止任何結的損壞，而在實質上不增加任何工序。

本發明的另一個目的是改善多晶硅層、難熔金屬硅化物層或硅化物層與鋁層之間的連接。

本發明的更進一步的目的是提供一種技術，該技術能使半導體區與導電層之間的連線電阻減小，因而加快了半導體集成電路器件的工作速度。

從下面的參考附圖的描述中，對本發明的上述的和未述及的目的和新的特性將是顯而易見的。

在此要提示的本發明的一個代表性的綜述將簡述如下：

在把第一導電率類型半導體區和導電層連接起來的接觸孔以及把第二導電率類型半導體區和導電層連接起來的接觸孔，兩者均按通用工序形成之后，用離子注入的方法把第一導電率類型雜質注入到第一導電率類型半導體區中。結果，形成這些接觸孔的工序可以減少到一個。

圖1是表示本發明的一種CMOS型半導體集成電路器件的剖視圖;

圖2A到2E是表明說明了本發明的一個實施方案的制造工序的剖視圖;以及

圖3到圖6是分別地說明了本發明其它實施方案的剖視圖;

圖1表示一種具有本發明的CMOS結構的半導體集成電路器件。

形成MOS場效應晶體管的區域是用場絕緣薄膜（或SiO₂）₂來表示的，該薄膜形成在由N型硅單晶制成的半導體基片1上。在形成于半導體基片1上的P^-型井區3和N^-型井區4中，分別地形成著N溝道的MOS場效應晶體管5，和P型溝道MOS場效應晶體管6。

M溝道MOS場效應晶體管5包括一層由二氧化硅制成的柵極絕緣薄膜21，由多晶硅制成的柵極電極7以及通過離子注入方式注入一種象砷（As）一類的N型雜質而形成的N⁺型源或漏區8。源或漏區8的結深約為0.2微米。在區域8的一部分的下面（或在接觸孔的下面），形成有一個局部加深了的N⁺型半導體區域9，區域9和鋁線10相連。