[其他]具有改進的指令周期的微處理機

無效

• 申請號: 85109719
• 申請日: 1985-09-27
• 公開（公告）號: CN85109719A
• 公開（公告）日: 1986-07-02
• 發明（設計）人: 渡道信久
• 申請（專利權）人: 索尼公司
• 主分類號: G06F9/28
• 分類號: G06F9/28
• 代理公司: 中國專利代理有限公司
• 代理人: 匡少波,黃向陽

一般地說，本發明與微計算機有關。更確切地說，本發明涉及改進微計算機的指令周期，以有利于提高微計算機的處理速度。

現代單片微處理機通常使用流水線結構以便使指令的取周期和執行期相重疊。在取周期時，指令從存貯器中取出。每一條指令由一個操作碼（op????Code）和一個操作數組成。操作碼存在只讀存貯器中，例如可編程序只讀存貯器（pROM）中。操作數也存在只讀存貯器中，它可以指示存在隨機存取存貯器（BAM）中的可變量。在常規的流水線結構中，取操作碼和取操作數是在不同的指令執行周期完成的以下稱作“指令周期”。例如，在一個器位的微計算機中為了取由一字節操作碼和一字節操作數所構成的二字節指令，需要二個指令周期。在這種情況下，每個指令周期需要三個機器時鐘周期。因此，這種常規的流水線結構的效率是不令人滿意的。

一般來，取操作碼或操作數的取周期比指令周期短。這就意味著，在執行周期中存在一段不執行任何取操作的時間。如果在這段時間內能取下一條指令元素，則機器的運行時間就能縮短。

因此，提供一個具有改進的取周期以縮短指令周期的微計算機是本發明的目的。

為了達到前面提到的及其它的目的，按照本發明，一個微計算機具有一個指令譯碼器和一個程序計數器。指令譯碼器對所取指令進行譯碼，并輸出一個控制信號以控制所取指令的執行。從指令譯碼器輸出的控制信號具有用以控制取周期的元素，在每個指令周期開始時觸發取周期以取當前執行的指令的操作數，并在每個指令周期的中途取下一條指令的操作碼。

當每個取周期被觸發時，程序計數器便增加它的計數值，以便使計數值與在每個取周期中所存取的地址保持一致。

按照本發明原理，一個具有流水線結構的微計算機要允許在現行指令周期期間為后一個指令執行周期從內存中取指令數據，其工作方法包括下列步驟：

對需要一個以上字節的指令數據的指令預編程指令操作碼（OP碼），使之帶有請求壓縮時間取指令數據的信息。

在指令周期內緊跟著壓縮時間取指令數據的請求從內存中取一個以上字節的指令數據。

指令數據由一個操作碼字節和一個操作數字節構成，則在設置一個指令周期之前取操作碼字節，取步驟包括在設置該指令周期的同時取與所取的操作碼相關的操作數字節。另一種情況，指令數據由一個操作碼字節和兩個操作數字節組成，則在設置節一個指令周期之前取操作碼字節，取步驟包括在設置第一個指令周期的同時取與所取指令操作碼字節相關的第一個操作數字節，并在緊跟著取第一個操作數字節后此指令周期內進而取與第一個操作數字節相關的第二個操作數字節。

本發明的方法還包括執行指令的步驟，現在該指令周期內，在取新的操作碼之前，執行由操作碼和操作數字節所規定的指令。

從下面給出的詳細描述和本發明的最佳實施方案附圖將有利于更全面地理解本發明，然而，本發明并不局限于給定的實施方案，它們僅為了解釋和理解。

在圖中：

圖1（A）和圖1（B）是執行二字節指令時常規的和本發明的指令周期的時間圖;

圖2（A）和圖2（B）是執行三字節指令時常規的和本發明的指令周期的時間圖;

圖3是根據本發明設計的一個微計算機系統的方塊簡圖;

圖4是常規的和最佳的指令執行過程的時間對比圖，這里（B）表示在執行一字節指令期間程序計數器的值，（C）表示在執行二字節指令期間程序計數器的值;

圖5（A）和5（B）圖解說明按照常規的和本發明的處理過程執行二字節和三字節指令的指令周期的持續時間;

圖6（A）和6（B）是常規的和本發明的指令譯碼器的實例。

現在參照附圖，特別是1（A）和1（B），與常規的處理過程相對比，來描述本發明的最佳處理過程的一般的和基本的原理。圖1（A）說明了先有技術的典型處理過程，圖1（B）說明了按照本發明的最佳處理過程。兩個圖都用以執行二字節指令，該指令由一個八位操作碼（op????Code）組成，例如LDA，和一個八位操作數。在這種情況下，操作數是一個與待存取的隨機存取存貯器地址相一致的地址碼。在所示的例子中，指令命令所規定的隨機存取存貯器地址的內容轉移到或裝載到累加器。

在圖1（A）的常規處理下，在第一個指令周期開始之前取第二個指令周期的操作碼LDA。在與第一個指令周期相重合的下一個取周期中，取出由操作數所指定的隨機存取存貯器地址中的數據。在與第一個指令周期同時開始的取周期中所取的數據和在第一個指令周期之前所取的操作碼LDA都在第二個指令周期內使用。