[其他]可用實地址及虛地址尋址的高速緩沖存貯器無效
| 申請?zhí)枺?/td> | 85108184 | 申請日: | 1985-10-30 |
| 公開(公告)號: | CN1003680B | 公開(公告)日: | 1989-03-22 |
| 發(fā)明(設(shè)計)人: | 帕特里克·W·鮑夏特 | 申請(專利權(quán))人: | 得克薩斯儀器公司 |
| 主分類號: | 分類號: | ||
| 代理公司: | 上海專利事務(wù)所 | 代理人: | 顏承根 |
| 地址: | 美國.得*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 可用 實地 地址 尋址 高速 緩沖 存貯器 | ||
一種可由實地址及虛地址尋址的高速緩沖存貯器包括高速緩沖數(shù)據(jù)存貯器[64]及標(biāo)記存貯器[66]。標(biāo)記存貯器[66]包括虛標(biāo)記存貯器[68]及實標(biāo)記存貯器[70]。實標(biāo)記存貯器及虛標(biāo)記存貯器都可用地址信號的最低有效位(LSB)尋址以輸出與存貯在高速緩沖數(shù)據(jù)存貯器[64]內(nèi)的數(shù)據(jù)相連系的地址的標(biāo)記部分。開關(guān)[78]在存貯器[68]及[70]的輸出間選擇,并由裁決單元[88]控制。
本發(fā)明一般地與高速緩沖存貯器有關(guān),且更具體地與高速緩沖存貯器(Cache)用實地址(Physical address)及虛地址(Virtual address)的可尋址性有關(guān)。
高速緩沖存貯器已用于現(xiàn)代計算機系統(tǒng)以便使該系統(tǒng)以主存貯器所能支持的大容量在更高的執(zhí)行速度下工作。高速緩沖存貯器貯存有中央處理機容易存取的有限數(shù)目的指令或數(shù)據(jù)字。在從存貯器獲得數(shù)據(jù)或指令時首先檢查高速緩沖存貯器,以確定其中是否存有信息。如信息存于其中,則信息可以從高速緩沖存貯器中讀出,否則,信息將從主存貯器讀出。當(dāng)信息必須從主存貯器讀出時,然后將此新信息存于高速緩沖存貯器中并代替其中已存在的信息。為了決定在高速緩沖存貯器中要代替的信息,要作出有關(guān)決定,在高速緩沖存貯器內(nèi)所存貯的數(shù)據(jù)及指令中哪些是最近最少存取的或“最近最少使用的”。這樣做后,最常用的數(shù)據(jù)或指令將可在高速緩沖存貯器中統(tǒng)計地得到,因而增加給出系統(tǒng)的執(zhí)行速度。
在利用最近最少使用系統(tǒng)時,需要在給出的高速緩沖存貯器內(nèi)的不同的寄存器之間確定優(yōu)先。為了完成這點,在過去已有不同的方法在應(yīng)用,諸如頒發(fā)給張士哲(Shih-Jeh Chang)并轉(zhuǎn)讓給美國電話電報公司拜爾實驗室的美國專利4,458,310號中所公開的內(nèi)容。主要地是,需要應(yīng)用附加存貯器來貯存對應(yīng)于不同的數(shù)據(jù)寄存器的優(yōu)先的信息。用指示字或類似物使這點很方便。然而實踐證明,執(zhí)行最近最少使用系統(tǒng)是困難的,并需要大量的電路及耗時的處理技術(shù)。
除去確定在高速緩沖存貯器中已知存貯位置的優(yōu)先外,當(dāng)在有多高速緩沖存貯器的多處理機的系統(tǒng)中使用時,高速緩沖存貯器的尋址也出現(xiàn)問題。在此形式的系統(tǒng)中,主存貯器及高速緩沖存貯器以實尋址方法工作,而多處理機以虛尋址方法工作。故為了訪問其有關(guān)的高速緩沖存貯器,處理機必須將虛尋址翻譯為實尋址。這樣做的缺點是需要用預(yù)定數(shù)量的處理時間來完成翻譯工作,因而降低了執(zhí)行速度。故最好有能識別虛和實地址的高速緩沖存貯器,以便用一個高速緩沖存貯器就能直接利用任一種方式的地址,因而消除了將虛地址翻譯為實地址的時間。
在制造高速緩沖存貯器時,必須是所有可存取的存貯器位置都是可用的以便當(dāng)將存貯器合并入一系統(tǒng)時不致引進錯誤。雖然在N路相聯(lián)組中可以允許有故障的位置,但是首先需要使該有故障位置不起作用,以便不要試圖將數(shù)據(jù)存于其中或?qū)?shù)據(jù)從中讀出。在已知技術(shù)中通過確定哪一個數(shù)據(jù)寄存器在系統(tǒng)加上電源后是有故障的,及將此信息存于存貯器內(nèi),使這一點很方便。然后利用電路來禁止訪問高速緩沖存貯器的故障部分。這種方式的系統(tǒng)在1983年6月13~16日舉行的第十屆關(guān)于計算機總體設(shè)計的會議上帕特森(Patterson)等的“關(guān)于減少指令組計算機(RISC)的超大規(guī)模集成電路指令高速緩沖存貯器的總體設(shè)計”一文中作了說明。然而,這需要復(fù)雜電路且在啟動系統(tǒng)之前掃描該系統(tǒng)。
鑒于以上缺點,需要一種總體設(shè)計能允許一系統(tǒng)直接通過實地址或虛地址與一高速緩沖存貯器通信,并以可靠及有效方式?jīng)Q定在給出的高速緩沖存貯器內(nèi)那一個數(shù)據(jù)寄存器為最近最少存取數(shù)據(jù)的。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于得克薩斯儀器公司,未經(jīng)得克薩斯儀器公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/85108184/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類





