[其他]半導體器件

無效

• 申請號: 85108134
• 申請日: 1985-11-02
• 公開（公告）號: CN85108134A
• 公開（公告）日: 1986-07-02
• 發明（設計）人: 植木善夫
• 申請（專利權）人: 索尼公司
• 主分類號: H01L29/70
• 分類號: H01L29/70;H01L27/04
• 代理公司: 中國專利代理有限公司
• 代理人: 肖春京

本發明涉及具有npn和pnp晶體管的一半導體器件。

一般來說，雙極型IC（集成電路）這類半導體器件已為眾所周知。通常，主要使用由npn晶體管構成的雙極型IC元件。然而，當考慮構成電路使用兩種類型晶體管便利時，pnp晶體管也同npn晶體管一并使用。一般pnp晶體管被分成對襯底的表面具有平行導電方向的一橫向pnp晶體管和對襯底表面具有垂直導電方向的一縱向pnp晶體管。

具有npn的一慣用雙極型IC和橫向與縱向pnp晶體管采用圖1A～1C所示的方法制造。如圖1A所示，在一p型硅襯底1內形成n⁺型埋層2和3。其后，在p型硅襯底1上形成一n型硅外延層4。在硅外延層4內形成一p⁺型隔離擴散區5并延伸到p型硅襯底1。如圖1B所示，在硅外延層4上形成一npn晶體管的p型基區7，一縱向pnp晶體管的p型發射區8和p型集電極區9，以及一橫向pnp晶體管的一p型發射區10和p型集電極區11。如圖1C所示，用于npn晶體管的一n⁺型發射區12和一n⁺型集電極區13，用于縱向pnp晶體管的一n⁺型基極區14以及用于橫向pnp晶體管的一n⁺型基極區15都是在硅外延層4上形成的。其后，被形成的電極（圖中未顯示）連接到區域7～15，然而完成一雙極型IC。在圖1C所示的慣用雙極型IC中，在基區7和埋層3之間的硅外延層4上構成發射區12，基區7和一集電區16，組成一npn晶體管17。在發射區8下面，由硅外延層4構成發射區8，基區18，由p型硅襯底1構成集電區19，從而形成一縱向pnp晶體管20。在發射區10和集電區11之間的硅外延層4上構成發射區10，集電區11和基區21，而形成一橫向的pnp晶體管22。需要注意在縱向pnp晶體管20的下面沒有形成埋層，從而得到一DC電流增益h_FE。

如圖1C所示的慣用雙極型IC有下述缺點。為了得到一低電壓，高速度的雙極型IC，硅外延層4的厚度必須小到1～2μm，當這種薄硅外延層形成時，橫向pnp晶體管22的增益h_FE減小。為了防止這種情況，基區寬度W必須設計很小。當基區寬度W小到大約2μm時，然而在集電區和發射區之間就發生穿通現象。同樣，當硅外延層4薄時，在垂直方向發生穿通，其導致極大不便。

本發明的目的提供沒有上述先有技術中所存在之缺點的一半導體器件。

為了完成本發明上述目的，提供具有npn和pnp晶體管的半導體器件，其中npn晶體管是在一半導體襯底上所形成的一n型外延層內構成，以及一pnp晶體管是在n型外延層上所形成的一n型半導體區域內形成，該n型半導體區域具有比n型外延層較高的雜質濃度。根據本發明即使減小了n型外延層的厚度，也可以避免pnp晶體管的穿通，從而得到一高速度的半導體器件。

圖1A～1C順序地示出慣用雙極型IC制造方法的剖面圖;

圖2A～2D順序地示出根據本發明實施例一雙極型IC的制造方法的剖面圖;

圖3是一曲線圖，示出工作頻率f_T和橫向pnp晶體管的集電極電流Ic之間的關系（用一基區寬度W作為參數）;

圖4是一曲線圖，示出DC電流增益h_FE，集電極-發射極擊穿電壓V_CEO和一橫向pnp晶體管的基區寬度W之間的關系;

圖5是一曲線圖，示出工作頻率f_T和一縱向pnp晶體管的集電極電流Ic之間的關系。

根據本發明實施例，將參照附圖來說明一雙極型IC。在圖2A～2D中，使用與圖1A～1C中指示相同部分的參考序號，如果需要，將省略其中的詳細敘述。

下面將敘述制造雙極型IC的方法。

如圖2A所示，在一p型硅襯底1上，高濃度擴進n型雜質，諸如砷（As）或銻（Sb），形成n⁺型埋層2和3。在p型硅襯底上形成具有2μm厚度的n型硅外延層4和1Ωcm的電阻率ρ（相當于5×10¹⁵cm^-3的雜質濃度）。其后，在硅外延層4的表面上形成一SiO₂膜。隨后，在預定條件下，在硅外延層4內，通過SiO₂膜24選擇性地離子摻入n型雜質，如As。在硅外延層4上所摻雜的雜質由圓圈表示。