[其他]雙端自適應折疊位線布線

無效

• 申請號: 85107658
• 申請日: 1985-10-14
• 公開（公告）號: CN85107658A
• 公開（公告）日: 1986-08-20
• 發明（設計）人: 阿斯溫·H·肖赫;理查德·R·沃馬克
• 申請（專利權）人: 得克薩斯儀器公司
• 主分類號: G11C8/02
• 分類號: G11C8/02;H01L27/00
• 代理公司: 上海專利事務所
• 代理人: 馮曉明

（DUAL????ENDED????ABAPTIVE????FOLDED????BITLINE????SCHEME）

本發明涉及集成電路動態隨機存取存貯器的經改進的設計和操作布線。

在動態隨機存取存貯器用的讀出放大器設計中，一種稱之為折迭位線的通用技術被用來提高信噪比。在那種布線中，在二條平行的位線之間產生可讀出的微小電壓差。此類布線的目的是把由于噪音或工藝變化而使讀出放大器中出現的差分信號減至最低限度。通過將位線緊密地布設在一起并使其幾何上匹配，大多數噪音被讀出放大器看作為是共態信號（common????mode????signal）。因為讀出放大器被設計成檢測差分電壓，這種共態噪音信號就不會影響數據的讀出。

這樣一種折迭位線法得以實現的關鍵事項是在一個存貯單元的間距里能運行二條字線。一條單獨的位線能讀出的只是一個存貯單元的電荷。兩根平行的位線通常其每一根被看作是半根位線，每一完整的位線可以讀出的只有一位數。因為該位線被折迭成二根平行的半根位線，在一根位線分立的各半上的相鄰的存貯單元必須通過分立的字線來尋址。在圖1中表示了此類尋址布線。如果要將存貯單元的尺寸減小到小于字線間隔的二倍，則不能用這種折迭位線布線，或在存貯單元的列陣里必須保留無用的空白區。

所以，本發明的目的是提出一種經改進的設計和信號連接布線，據此，諸如在折迭位線中形成的差分讀出能夠用小的存貯單元。本發明的另一個目的是改進由小存貯單元組成的大列陣的存貯密度。

因此，按照本發明，兩根平行位線在其兩端各有差分讀出放大器，在平行位線上的相鄰存貯單元由單根字線尋址。通過通路晶體管（pass????transistor）將兩根位線電氣切斷，以便一根位線將一個存貯單元耦聯到一個讀出放大器上去，而另一個存貯單元耦聯到另一個讀出放大器上去。采用這種布線，通過單根字線能存取二位。為了減少不希望有的電容量，可以把存貯單元分為幾段，而這些段可有選擇地與位線耦聯。只有包含選有存貯單元的段在該存貯單元被讀出時才能被耦聯到位線上，所以在讀出放大器上只有加上位線的一段線的電容。位線和讀出放大器的重復的線性圖使每個讀出放大器在其任何一端，但不同時地從位線中檢出信號。

本發明的新穎特征由下列的權利要求所限定。本發明的上述和其它目的及其優點將在下文中揭示，同時為了說明本發明而不是為了限制本發明，若干個最佳實施例伴隨相應的附圖加以闡明。

附圖的簡要說明：

圖1.表示采用先有技術的折迭位線布線的部分動態隨機存取存貯器列陣;

圖2.表示采用折迭位線布線和較小存貯單元的部分動態隨機存取存貯器列陣;

圖3.按照本發明的雙端自適應折迭位線布線的局部示意圖;

圖4.連同雙端自適應折迭位線布線一起說明分段尋址的部分動態隨機存取存貯器列陣;

圖5.按照本發明的動態隨機存取存貯器列陣的局部示意圖。

圖6.按照本發明說明擴展的動態隨機存取存貯器列陣的方框圖。

參見圖1，動態隨機存取存貯器（DRAM）列陣[10]的一小部分被示出。圖1說明先有技術的利用一個耦聯到平行的兩排存貯單元[12]上的讀放大器來讀出近似值的折迭位線。如圖所示，存貯單元[12]是足夠大的，它可將兩根字線WL1，WL2，WL3，WL4布設在以上的每個存貯單元[12]中。可交替字線WL1，WL2，WL3，WL4只能與上排或下排的存貯單元相連。此處，第一根和第三根字線WL1，WL3同低位線BL2相耦聯，而第二根和第四根字線WL2，WL4同高位線BL1相接觸。只有一根字線時將被同時觸發，從而使一個信號出現在低位或高位線上，但二者不同時出現。一種類似的安排也應當是存貯單元[12]在字線縱向上而不是在位線上工作，但是其存貯密度和方式應當是基本相同的。

參見圖2，一個折迭位線讀出放大器對二根平行位線BL1，BL2再一次的尋址。每根位線BL1，BL2用單根字線WL即可同存貯單元[14]連結起來。在圖2中，每個存貯單元[14]的表面積比圖1所示的單元[12]的表面積小得多。這種較小的表面積能通過在本領域中公知的幾項技術的任何一項來加以實現，同時這種小的單元尺寸應當具備在高密度動態隨機存取存貯器上形成的那些單元的特征，例如其每片芯片的容量超過一百萬位。在圖2中將看到，在該單元列陣中使用的表面積的二分之一是被浪費掉的，這是因為字線WL和位線BL1，BL2二者都有最小間隔限制。