[其他]微處理機系統(tǒng)

無效

• 申請?zhí)枺?/td>: 85107221
• 申請日: 1985-09-28
• 公開（公告）號: CN85107221A
• 公開（公告）日: 1986-07-30
• 發(fā)明（設計）人: 竹中勉
• 申請（專利權）人: 株式會社東芝
• 主分類號: G06F15/20
• 分類號: G06F15/20
• 代理公司: 中國國際貿(mào)易促進委員會專利代理部
• 代理人: 姚珊

本發(fā)明涉及了一種微處理機系統(tǒng)，此系統(tǒng)是通過將具有n/2位寬度數(shù)據(jù)總線的存儲器與/或I/O裝置和具有n位寬度數(shù)據(jù)總線的微處理機連接而構(gòu)成。

最近幾年，半導體技術的發(fā)展使得通過結(jié)合微處理機及其外圍控制LSI-（大規(guī)模集成電路）（直接存儲器存取DMA控制器，等等）以形成高性能計算機系統(tǒng)成為可能，并且已發(fā)展到可以很容易地設計計算機系統(tǒng)的程度。而且，8位微處理機正在逐漸地被16位和32位微處理機所代替，微處理機的能力增強了。然而，大多數(shù)現(xiàn)正使用的外圍控制器芯片是以8位操作為條件運行的。例如，當一個16位微處理機控制一個具有8位寬度數(shù)據(jù)總線的外圍控制器芯片時，就要用兩個字節(jié)的傳送指令代替一個字長的傳送指令。在這種情況下，程序員編制程序時必須考慮系統(tǒng)結(jié)構(gòu)和可執(zhí)行指令（1-/2-/4-字節(jié)存取指令或類似指令）的結(jié)合。由于一個字長的傳送指令不能用于8位外圍控制器芯片。所以16位微處理機的現(xiàn)有軟件必須重寫，以便用兩個字節(jié)的傳送指令代替一個16位字長的指令。

先有技術將在下文描述，圖1是一個傳統(tǒng)的微處理機系統(tǒng)的方塊圖。此系統(tǒng)包括：一個微處理機（μCPU????8086）1，一個總線控制器（BuS????CTRLR）2，一個鎖存器（LATCH）3，一個總線收發(fā)機（TRANSCEI????VER）4，有16位寬度數(shù)據(jù)總線的存儲器與/或I/O裝置（MEMORY????AND/OR????I/O）（在下文稱做存儲器）5，和一個系統(tǒng)總線6。例如，微處理機1包括：可從美國Intel公司買到的微處理機8086。微處理機1接收時鐘信號CLK并發(fā)送狀態(tài)數(shù)據(jù)STS1到控制器2。根據(jù)接收到數(shù)據(jù)STS1，控制器2發(fā)送讀/寫控制信號STS給存儲器5或類似裝置。微處理機1通過地址數(shù)據(jù)總線ADR/DAT連接到鎖存器3和收發(fā)機4。微處理機1發(fā)送地址信號給鎖存器3，并發(fā)送數(shù)據(jù)信號給收發(fā)機4。鎖存器3接收來自微處理機的地址信號并發(fā)送地址ADDR到存儲器5。收發(fā)機4通過數(shù)據(jù)總線DATA和總線6連接到存儲器5，并從存儲器5送出數(shù)據(jù)及向存儲器5送入數(shù)據(jù)。控制器2發(fā)送信號ALE給鎖存器3并發(fā)送信號BDCTL給收發(fā)機4。信號ALE控制地址的鎖存定時，信號BDCTL控制收發(fā)機4的輸入/輸出。

微處理機系統(tǒng)的操作將被描述。圖2A到2E是定時圖，它圖解在如圖1所示的線路中以偶數(shù)地址開始的讀周期字傳送指令的時間序列。如圖2A所示，機器周期基本是由時鐘（CLK）T1，T2，T3和T4組成。如圖2B所示，在以偶數(shù)地址開始的讀周期中，微處理機1響應時鐘T1產(chǎn)生地址和狀態(tài)數(shù)據(jù)。如圖2D所示，控制器2響應狀態(tài)數(shù)據(jù)而發(fā)送信號ALE給鎖存器3。如圖2C所示，控制器2發(fā)送信號STS給存儲器5。鎖存器3響應從控制器2產(chǎn)生的信號ALE而鎖存地址。從存儲器5讀出16位數(shù)據(jù)到總線DATA上，收發(fā)機4根據(jù)圖2E所示的來自總線控制器2的控制信號BD CTL而發(fā)送來自存儲器5（如圖2B所示）的16位數(shù)據(jù)到總線ADR/DAT。

微處理機1在時鐘T3的后沿取出數(shù)據(jù)。在從奇數(shù)地址開始的讀周期的字傳送指令中，有兩個存取周期。執(zhí)行取出數(shù)據(jù)的方式和從偶數(shù)地址開始的讀周期中的方式相同。但在第一個存取周期中，與從偶數(shù)地址開始相對應的數(shù)據(jù)被取出做為16位數(shù)據(jù)的最高有效部分。然后修改地址，在第二個存取周期中，與從奇數(shù)地址開始相對應的數(shù)據(jù)被取出，做為最低有效部分。因此以這種方式，微處理機1取出了16位數(shù)據(jù)。

上述操作可以以與寫周期的字傳送指令相同的方式執(zhí)行。從上述描述顯而易見：先有技術的微處理機系統(tǒng)有16位的限制。雖然一個地址是1字節(jié)長的數(shù)據(jù)，但做為這個地址所指目標的存儲器卻有16位寬度數(shù)據(jù)總線。由于這個原因，此微處理機系統(tǒng)結(jié)構(gòu)不夠靈活，導致諸多不便（見Intel公司1983年出版的“微處理機的存儲器組織和外圍設備手冊”做為進一步的參考）。

本發(fā)明考慮到傳統(tǒng)系統(tǒng)的固有缺陷，并如上所述，做為本發(fā)明的目的，提供自動轉(zhuǎn)換一個字長的傳送指令成為兩個字節(jié)的傳送指令的微處理機系統(tǒng)。

為了實現(xiàn)本發(fā)明的上述目標，而提供了一個通過把具有n/2位寬度數(shù)據(jù)總線的存儲器與/或I/O裝置連接到有n位寬度數(shù)據(jù)總線的微處理機構(gòu)造的微處理機系統(tǒng)，它包括：

微處理機;

時間發(fā)生器裝置

用于檢測出微處理機當前執(zhí)行的指令是用于存儲器和/或I/O裝置所需要的兩個存取周期的字傳送指令：

用于在第一個存取周期中，向微處理機發(fā)送設置微處理機處于等待狀態(tài)的控制信號，當某指令被確定為是對存儲器與/或I/O裝置的字傳送指令時，在第二個存取周期中，向微處理機發(fā)送撤消等待狀態(tài)的控制信號;