[其他]增強的中央處理器(CPU)微轉移結構

無效

• 申請號: 85101313
• 申請日: 1985-04-01
• 公開（公告）號: CN1004234B
• 公開（公告）日: 1989-05-17
• 發明（設計）人: 羅伯特·惠廷·霍斯特;理查德·李·哈里斯
• 申請（專利權）人: 坦德姆計算機有限公司
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 董江雄;李勇

1、一種用于數據處理系統的中央處理器，包括在多級時序流水線中執行微指令來進行運算的宏指令器和能夠在單一微指令執行流水線的多階段期間進行多次檢測并能在基于多次檢測輸出時間的不同點處進行多次轉移的微轉移執行裝置;其特征在于包括：

第一檢測裝置，用來確認在第一級微碼執行期間所檢測到的。表明第一種微轉移應該立即執行的多個第一測試條件中選定的一個是否已經滿足，并且無需進一步檢測;

第二檢測裝置，用來確認在第二微碼執行期間所檢測到的、表明第二種微轉移應該立即執行的多個第二測試條件中選定的一個是否已經滿足，無需進一步檢測，上述第二微碼的執行在時間上出現在上述第一級微碼執行之后。

第一指示裝置，它響應于上述第一檢測裝置。當上面選定的測試條件滿足時，它表現一個第一狀態;當上述選擇的測試條件未滿足時，該裝置又表現為一第二狀態;

第二指示裝置，它響應于上述第二檢測裝置，當上面選定的測試條件滿足時，它表現為一第一狀態，當上面選定的測試條件未滿足時，它又表現為第二狀態;

第一寄存器裝置，如果微轉移未被執行，則它保存代表要執行的下一個微指令地址的第一數據;

第二寄存器裝置，如果一個上述的第一種微轉移被執行，則它保存代表要執行的下一個微指令地址的第二數據;

第三寄存器裝置，如果一個上述的第二種微轉移被執行，則它保存要被執行的下一個微指令的地址的第三數據;

第一選擇裝置，它響應于上述第一和第二指示裝置，將下列三種內容選擇為要被執行的下一個微指令地址：

（a）上述第一寄存器裝置的內容（如果上面選定的第一和第二測試條件都不滿足），

（b）上述第二寄存器裝置的內容（如果上面選定的第一測試條件已經滿足及上面選定的第二測試條件未被滿足）。

（c）上述第三寄存器裝置的內容（如果上面選定的第二測試條件得到滿足）。

2、權利要求1所述的裝置，還包括：

·用于上述第二寄存器裝置的第一組數據源;

·第二選擇裝置，它響應于實現微轉移的微指令中的第一微碼字段，用來為上述第二寄存器裝置從上述第一組數據源中選擇一個數據源;

·用于上述第三寄存器裝置的第二組數據源;

·第二選擇裝置，它響應于實現微轉移的微指令中的第二微碼字段，用來為上述第三寄存器裝置從上述第二組數據源中選擇一個數據源;

3、權利要求2所述的裝置，其中：

·上述第一組數據源包括一個返回地址堆棧和第三微碼字段;

·上述第二組數據源包括上述返回地址堆棧和第四微碼字段。

4、權利要求1的裝置，還包括：

微碼行禁止裝置，它響應于執行微轉移的微指令中的一個禁止微碼字段和響應于上述第一和第二檢測裝置，用以在上面選定的第一或第二測試條件滿足時，在上述流水線中有選擇地禁止微碼中的一行或幾行的執行。

5、權利要求1中的裝置，還包括：