[發明專利]一種驅動電路

在審

• 申請號: 202310922825.8
• 申請日: 2023-07-26
• 公開（公告）號: CN116667832A
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 劉洋
• 申請（專利權）人: 廣東巨風半導體有限公司
• 主分類號: H03K17/16
• 分類號: H03K17/16;H03K17/687
• 代理公司: 深圳市君勝知識產權代理事務所(普通合伙) 44268
• 代理人: 李可

本發明公開了一種驅動電路，與PMOS功率管以及NMOS功率管連接，包括：PMOS驅動模塊、NMOS驅動模塊、PMOS抗干擾模塊、NMOS抗干擾模塊；所述PMOS驅動模塊通過所述PMOS抗干擾模塊與所述PMOS功率管連接，所述NMOS驅動模塊通過所述NMOS抗干擾模塊與所述NMOS功率管連接。本發明通過為PMOS抗干擾模塊以及NMOS抗干擾模塊單獨提供電源軌，在所述PMOS功率管或者所述NMOS功率管導通或者截止瞬間，減小了對前級電路的電源和地線的干擾，提高電路可靠性。

技術領域

本發明涉及電源管理技術領域，尤其涉及的是一種驅動電路。

背景技術

一般的，驅動電路是電源管理設備中的重要組成部分，其中，由PMOS和NMOS組成的半橋驅動電路應用十分廣泛，通常它由級聯的多級的電平移位模塊和預驅動模塊組成。近年來，隨著電源技術的快速發展，對功率管的驅動能力，工作電壓和可靠性性能要求越發的高，這對設計驅動電路模塊提出了更高的要求。

傳統的半橋驅動電路結構如圖1所示，利用反相器驅動PMOS和NMOS管。邏輯輸入信號Vin通過前級的電平移位，將電源軌從VDD和VSS轉化至VCCD和GND。PMOS管的輸入驅動邏輯在經過P死區控制電路之后，通過電平移位將邏輯轉換為HV和HV_GND的電源軌，以便解決MOS管的柵源極只能承受5.5V以內的低壓，INV8的輸出驅動PMOS的柵極。NMOS管的輸入驅動邏輯在經過N死區控制電路后，VCCD和GND作為INV9，INV10和INV11的電源，INV11的輸出驅動NMOS的柵極。不過，功率管NMOS和PMOS都具有較大的輸入電容，會對前級電路造成較大干擾，特別是與PMOS和NMOS的柵極直接連接的部分電路，使得驅動電路的性能降低甚至影響其正常工作。

因此，現有技術還有待于改進和發展。

發明內容

鑒于上述現有技術的不足，本發明的目的在于提供一種驅動電路，以解決現有技術中功率管NMOS和PMOS都具有較大的輸入電容，會對前級電路造成干擾的問題。

本發明的技術方案如下：

一種驅動電路，與PMOS功率管以及NMOS功率管連接，包括：PMOS驅動模塊、NMOS驅動模塊、PMOS抗干擾模塊、NMOS抗干擾模塊；

所述PMOS驅動模塊通過所述PMOS抗干擾模塊與所述PMOS功率管連接，用于輸出初始電源電壓以及第一地電位，以驅動PMOS功率管；

所述PMOS抗干擾模塊用于將初始電源電壓鉗壓為第二地電位，并輸出初始電源電壓以及第二地電位至PMOS功率管；

所述NMOS驅動模塊通過所述NMOS抗干擾模塊與所述NMOS功率管連接，用于輸出第一電源電壓以及初始地電位，以驅動NMOS功率管；

所述NMOS抗干擾模塊用于將初始電源電壓鉗壓為第二電源電壓，并輸出第二電源電壓以及初始地電位至NMOS功率管。

本發明的進一步設置，還包括前置電平位移模塊；所述前置電平位移模塊接入輸入信號，并分別與所述PMOS驅動模塊以及所述NMOS驅動模塊連接，用于將第三電源電壓至第三地電位轉換為第一電源電壓至初始地電位的電壓區域。

本發明的進一步設置，所述PMOS抗干擾模塊包括第一反相器、P區第一鉗壓單元以及P區第二鉗壓單元；

所述P區第一鉗壓單元接入初始電源電壓，用于將初始電源電壓鉗壓為第一地電位；

所述P區第二鉗壓單元接入初始電源電壓，用于將初始電源電壓鉗壓為第二地電位；

第一反相器分別接入初始電源電壓以及所述第二地電位，并分別與所述PMOS驅動模塊以及所述PMOS功率管連接。

本發明的進一步設置，所述PMOS驅動模塊包括：P死區控制單元、P區電平移位單元以及P區預驅動單元；

所述P死區控制單元分別與所述NMOS驅動模塊以及所述P區電平移位單元連接，用于避免所述NMOS功率管與所述PMOS功率管死區時間重疊；