[發明專利]一種低柵極內阻屏蔽柵溝槽MOSFET

在審

• 申請號: 202310916422.2
• 申請日: 2023-07-25
• 公開（公告）號: CN116666445A
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 顧挺;侯宏偉;包奚成;楊建軍
• 申請（專利權）人: 張家港凱思半導體有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種低柵極內阻屏蔽柵溝槽MOSFET，包括：半導體基板，半導體基板包括：第一導電類型襯底以及設置在第一導電類型襯底上的第一導電類型外延層，其中，第一導電類型外延層的表面為第一主面，第一導電類型襯底的表面為第二主面，第一主面上開設有元胞溝槽，其特征在于：所述的元胞溝槽內設置有第一多晶硅層和位于第一多晶硅層下方的第二多晶硅層，元胞溝槽內還設置有將第一多晶硅層和第二多晶硅層隔開、以及將第一多晶硅層和第二多晶硅層與元胞溝槽的內壁隔開的溝槽內氧化層；所述第一多晶硅層的底面上開設有與第二多晶硅層的頂面相配合的等距凹槽，使得第二多晶硅層的頂面上的各處到第一多晶硅層的等距凹槽的底壁上的最短距離均相等；第一導電類型外延層在位于元胞溝槽的外側上部依次注入第二導電類型注入層和第一導電類型注入層；所述的第一主面在元胞溝槽的上方還設置有與所述的溝槽內氧化層相連的隔離氧化層、以及位于隔離氧化層上方的隔離介質層，隔離介質層和隔離氧化層中設置有柵極金屬層，該柵極金屬層呈T型，該柵極金屬層包括：位于隔離介質層中的頭冠部、居中設置在所述頭冠部底面上的連接部，連接部的上部穿設在隔離氧化層中，連接部的下部伸入第一多晶硅層中；柵極金屬層與柵極打線區相連作為所述MOSFET的柵極；所述的隔離介質層上還開設有貫穿隔離介質層和隔離氧化層、深入至第二導電類型注入層的源極引出孔，隔離介質層上和源極引出孔中淀積有源極金屬層，源極金屬層與源極打線區相連作為所述MOSFET的源極；所述的第二主面上淀積有漏極金屬層，漏極金屬層作為所述MOSFET的漏極。

2.根據權利要求1所述的一種低柵極內阻屏蔽柵溝槽MOSFET，其特征在于，所述第二多晶硅層下部的兩側側壁分別與元胞溝槽相應側的側壁平行。

3.根據權利要求2所述的一種低柵極內阻屏蔽柵溝槽MOSFET，其特征在于，所述第二多晶硅層下部的高度占整個第二多晶硅層高度的四分之三至五分之四之間。

4.根據權利要求3所述的一種低柵極內阻屏蔽柵溝槽MOSFET，其特征在于，所述第二多晶硅層下部的兩側側壁與元胞溝槽的相應側側壁之間的距離相等，所述第一多晶硅層的兩側側壁與元胞溝槽的相應側側壁之間的距離相等。

5.根據權利要求4所述的一種低柵極內阻屏蔽柵溝槽MOSFET，其特征在于，所述第二多晶硅層下部的側壁與元胞溝槽的相應側側壁之間的距離是第一多晶硅層的側壁與元胞溝槽的相應側側壁之間的距離的2.5至4倍。

6.根據權利要求1所述的一種低柵極內阻屏蔽柵溝槽MOSFET，其特征在于，所述柵極金屬層的頭冠部的寬度是連接部上部寬度的2.5至3.5倍。

7.根據權利要求1所述的一種低柵極內阻屏蔽柵溝槽MOSFET，其特征在于，所述柵極金屬層的頭冠部的寬度在1μm～5μm之間。

8.根據權利要求7所述的一種低柵極內阻屏蔽柵溝槽MOSFET，其特征在于，所述柵極金屬層的頭冠部的厚度在0.3μm～2μm之間。

9.根據權利要求1所述的一種低柵極內阻屏蔽柵溝槽MOSFET，其特征在于，所述第二多晶硅層的頂面到第一多晶硅層的等距凹槽的底壁的距離控制在0.15μm～0.6μm之間。

10.根據權利要求1至9中任一項所述的一種低柵極內阻屏蔽柵溝槽MOSFET，其特征在于，所述等距凹槽的底壁和第二多晶硅層的頂面均為弧形柱面。