[發(fā)明專利]邏輯電路設(shè)計(jì)裝置及邏輯電路設(shè)計(jì)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202310904290.1
• 申請(qǐng)日: 2023-07-24
• 公開（公告）號(hào): CN116629178A
• 公開（公告）日: 2023-08-22
• 發(fā)明（設(shè)計(jì)）人: 川村昌靖
• 申請(qǐng)（專利權(quán)）人: 合肥晶合集成電路股份有限公司
• 主分類號(hào): G06F30/34
• 分類號(hào): G06F30/34;G06F115/12
• 代理公司: 上海漢之律師事務(wù)所 31378
• 代理人: 林安安

本發(fā)明公開了一種邏輯電路設(shè)計(jì)裝置及邏輯電路設(shè)計(jì)方法，屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域。所述邏輯電路設(shè)計(jì)裝置用于使用包括多個(gè)元件的標(biāo)準(zhǔn)單元來設(shè)計(jì)邏輯電路，所述邏輯電路設(shè)計(jì)裝置包括：標(biāo)準(zhǔn)單元庫(kù)，其登記有多個(gè)標(biāo)準(zhǔn)單元；以及輸入接受單元，接受用戶的輸入信息；其中，所述多個(gè)標(biāo)準(zhǔn)單元包含多閾值電壓標(biāo)準(zhǔn)單元，所述多閾值電壓標(biāo)準(zhǔn)單元包括第一元件和第二元件，所述第一元件與所述第二元件極性相反，且所述第一元件與所述第二元件的閾值電壓不同。通過本發(fā)明提供的邏輯電路設(shè)計(jì)裝置及邏輯電路設(shè)計(jì)方法，能夠減輕進(jìn)行邏輯電路設(shè)計(jì)的設(shè)計(jì)者的負(fù)擔(dān)。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，特別涉及一種邏輯電路設(shè)計(jì)裝置及邏輯電路設(shè)計(jì)方法。

背景技術(shù)

在形成半導(dǎo)體集成電路時(shí)，會(huì)預(yù)先設(shè)計(jì)標(biāo)準(zhǔn)化的邏輯元件，再對(duì)邏輯單元進(jìn)行組合得到的多個(gè)標(biāo)準(zhǔn)單元，并預(yù)先登記在標(biāo)準(zhǔn)單元庫(kù)中。通過對(duì)被登記在標(biāo)準(zhǔn)單元庫(kù)中的標(biāo)準(zhǔn)單元進(jìn)行配置及配線，來設(shè)計(jì)大規(guī)模集成電路（Large?Scale?Integration，LSI）等半導(dǎo)體集成電路。

近年來，隨著半導(dǎo)體電路小型化，相應(yīng)地，對(duì)于組合多個(gè)標(biāo)準(zhǔn)單元而構(gòu)成的邏輯電路也要求小型化。另一方面，由于需要維持邏輯電路的抗噪性，設(shè)計(jì)者需要更精密地研究邏輯電路的設(shè)計(jì)值。即，設(shè)計(jì)者必須要求精度更嚴(yán)格的工藝規(guī)則及布局規(guī)則，進(jìn)而保證邏輯電路工作的設(shè)計(jì)。故在邏輯電路設(shè)計(jì)中，所要求的要件以及與要件對(duì)應(yīng)的設(shè)計(jì)條件隨著邏輯電路的小型化而變得嚴(yán)格，因此導(dǎo)致設(shè)計(jì)的自由度下降，增大了設(shè)計(jì)者的負(fù)擔(dān)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種邏輯電路設(shè)計(jì)裝置及邏輯電路設(shè)計(jì)方法，通過本發(fā)明提供的邏輯電路設(shè)計(jì)裝置及邏輯電路設(shè)計(jì)方法，能夠減輕邏輯電路設(shè)計(jì)者的負(fù)擔(dān)。

為解決上述技術(shù)問題，本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的：

本發(fā)明提供一種邏輯電路設(shè)計(jì)裝置，用于使用包括多個(gè)元件的標(biāo)準(zhǔn)單元來設(shè)計(jì)邏輯電路，所述邏輯電路設(shè)計(jì)裝置包括：

標(biāo)準(zhǔn)單元庫(kù)，其登記有多個(gè)標(biāo)準(zhǔn)單元；以及

輸入接受單元，接受用戶的輸入信息；

其中，所述多個(gè)標(biāo)準(zhǔn)單元包含多閾值電壓標(biāo)準(zhǔn)單元，所述多閾值電壓標(biāo)準(zhǔn)單元包括第一元件和第二元件，所述第一元件與所述第二元件極性相反，且所述第一元件與所述第二元件的閾值電壓不同。

在本發(fā)明一實(shí)施例中，所述第一元件的閾值電壓低于所述第二元件的閾值電壓。

在本發(fā)明一實(shí)施例中，所述第一元件與所述第二元件的單元高度相同。

在本發(fā)明一實(shí)施例中，所述標(biāo)準(zhǔn)單元庫(kù)中登記有多個(gè)所述多閾值電壓標(biāo)準(zhǔn)單元，且在多個(gè)所述多閾值電壓標(biāo)準(zhǔn)單元中，所述第一元件的閾值電壓與所述第二元件的閾值電壓具有多種不同的電壓組合。

在本發(fā)明一實(shí)施例中，所述第一元件的閾值電壓和所述第二元件的閾值電壓為標(biāo)準(zhǔn)閾值電壓、低閾值電壓和高閾值電壓中的一種，且所述低閾值電壓低于所述標(biāo)準(zhǔn)閾值電壓，所述高閾值電壓高于所述標(biāo)準(zhǔn)閾值電壓。

在本發(fā)明一實(shí)施例中，所述第一元件的閾值電壓為低閾值電壓，所述第二元件的閾值電壓為標(biāo)準(zhǔn)閾值電壓。

在本發(fā)明一實(shí)施例中，所述第一元件的閾值電壓為低閾值電壓，所述第二元件的閾值電壓為高閾值電壓。

在本發(fā)明一實(shí)施例中，所述第一元件的閾值電壓為標(biāo)準(zhǔn)閾值電壓，所述第二元件的閾值電壓為高閾值電壓。

在本發(fā)明一實(shí)施例中，所述第一元件和所述第二元件的邊界位置為所述多閾值電壓標(biāo)準(zhǔn)單元的高度方向的中央位置。

本發(fā)明還提供一種邏輯電路設(shè)計(jì)方法，用于使用包括多個(gè)元件的標(biāo)準(zhǔn)單元來設(shè)計(jì)邏輯電路，