[發明專利]一種占空比優化的CML到CMOS電平的轉換電路

有效

• 申請號: 202310900165.3
• 申請日: 2023-07-21
• 公開（公告）號: CN116633342B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 金科;周玉鎮;莊志青;胡紅明;張希鵬
• 申請（專利權）人: 燦芯半導體（蘇州）有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K19/20;H03K19/00;H03K5/04
• 代理公司: 蘇州越知橋知識產權代理事務所(普通合伙) 32439
• 代理人: 喻桂花

本發明公開了一種占空比優化的CML到CMOS電平的轉換電路，屬于轉換電路技術領域，由第一級放大電路、第二級放大電路、反相器和補償器組成；第一級放大電路，操作于將CML輸入差分電壓放大為差分電壓；第二級放大電路，與第一級放大電路相連接，操作于將第一級放大電路輸出的差分電壓分別轉化為單端電壓；反相器，與第二級放大電路相連接，操作于將第二級放大電路的輸出信號OP1和ON1放大為滿擺幅的CMOS電平信號。本發明，采用電阻插值的方法，可以在低頻和高頻寬頻率范圍內，將CML信號轉換為CMOS信號,且在不增加大電容的情況下，可大大減少轉換過程中的占空比損失。

技術領域

本發明屬于轉換電路技術領域，具體涉及一種占空比優化的CML到CMOS電平的轉換電路。

背景技術

電流模邏輯CML（Current?Model?Logic，CML）具有受電源噪聲影響小，工作速度高的優點，但其功耗相對較高；CMOS邏輯雖然受電源噪聲影響較大，但其功耗相對較低，而且隨著CMOS工藝溝道長度的不斷降低，其工作速度也越來越快。在高速通信芯片設計中，為了達到最優的功耗和性能，通常將CML邏輯和CMOS邏輯組合使用。由于CML電路通常為差分結構，輸出信號為差分信號，且幅度較低。而CMOS信號通常是0到電源電壓的滿擺幅信號。所以需要從CML信號到CMOS信號的轉換電路。

傳統的CML到CMOS轉換電路如圖1所示，差分信號經過第一級的有源電流鏡負載的差分放大器放大，接著輸入到Class?AB結構的第二級放大到接近到滿擺幅，最后經過反相器放大到CMOS電平。如果要求輸出的信號占空比接近50%，則要求第二級輸出信號的共模點剛好為反相器N1/N2的中間翻轉電平。但第二級為Class?AB結構，輸出在各個工藝角下很難穩定在反相器的中間翻轉電平，所以該結構的輸出信號占空比在各個工藝角下損失較大。

圖2的電路很好的解決了上述占空比損失的問題，電容C1，C2隔離了CML輸入信號的共模電平，電阻R1/R2將反相器N1/N2輸入輸出連接起來，使得反相器N1/N2的輸入輸出共模電平一致，均為反相器的翻轉電平。這樣一來，反相器的輸入共模電平在各個工藝角上都能穩定在50%占空比的翻轉電平上，占空比損失很小。

當前的有線通信系統常常需要兼容多種協議，要求電路能夠工作在各種頻率下。圖2的結構中，電容C1/C2的值需要隨頻率降低而增大，在低頻下，C1/C2需要有很大的容值，將會消耗極大的面積。

發明內容

本發明的目的在于提供一種占空比優化的CML到CMOS電平的轉換電路，通過采用電阻插值的方法，以解決不同頻率下，CML到CMOS電路的占空比損失問題。

為實現上述目的，本發明提供如下技術方案：一種占空比優化的CML到CMOS電平的轉換電路，該轉換電路由第一級放大電路、第二級放大電路、反相器和補償器組成；

第一級放大電路，操作于將CML輸入差分電壓放大為差分電壓；

第二級放大電路，與第一級放大電路相連接，操作于將第一級放大電路輸出的差分電壓分別轉化為單端電壓；

反相器，與第二級放大電路相連接，操作于將第二級放大電路的輸出信號OP1和ON1放大為滿擺幅的CMOS電平信號；

補償器，與反相器相連接，操作于補償輸出信號不在反相器轉換電平所帶來的占空比損失。

優選的，所述第一級放大電路的輸出端還連接有由PM2和PM3組成的鎖存器。

優選的，所述第一級放大電路由尾電流源管NM0，輸入管NM1、NM2、以及負載管PM0、PM1、PM2、PM3組成；

其中，輸入管NM1、NM2用于將輸入CML差分電壓轉化為差分電流，尾電流源管NM0用于為電路提供電流偏置，而負載管PM0、PM1、PM2、PM3用于將電流放大為第一級放大電路的輸出電壓。