[發(fā)明專利]一種射頻平面陰極

在審

• 申請?zhí)枺?/td>: 202310869021.6
• 申請日: 2023-07-17
• 公開（公告）號: CN116590681A
• 公開（公告）日: 2023-08-15
• 發(fā)明（設計）人: 任小體;劉遠暢;朱開健
• 申請（專利權）人: 中科納微真空科技（合肥）有限公司
• 主分類號: C23C14/35
• 分類號: C23C14/35;H01J37/34
• 代理公司: 合肥金律專利代理事務所(普通合伙) 34184
• 代理人: 段曉微

本發(fā)明公開了一種射頻平面陰極，陰極組件上設有多個射頻接口，射頻接電端頭分別與多個射頻接口連接，且射頻接電端頭至任一射頻接口之間阻抗相等。通過上述優(yōu)化設計的射頻平面陰極，通過射頻接電端頭至接電點阻抗相等，使得射頻功率在陰極組件上均勻分布，使得接電點可獲得相同電壓等電位點，保證靶材利用率的同時，大大提高鍍膜的均勻性。

技術領域

本發(fā)明涉及射頻平面陰極技術領域，尤其涉及一種射頻平面陰極。

背景技術

射頻濺射鍍膜多應用于濺射沉積絕緣體介質薄膜。射頻濺射陰極采用通過將射頻電源接在陰極上，在陰極表面放電形成等離子體，通過其中的離子對靶材進行轟擊。

由于射頻濺射通過輝光放電形成的等離子體中的電子質量小，能夠隨著電場方向的高速改變而改變運動方向。相對于直流濺射裝置中的那樣從陰極發(fā)射直接飛到陽極，射頻濺射產生的電子在放電空間跟隨外電場振蕩多次，最后到達陽極，這樣就延長了電子實際行走路徑，使得每個電子與工作氣體原子碰撞概率增大，氣體原子離化率高，可在高真空下實現濺射沉積。

因此，如圖1和2所示，常規(guī)的中部單點接電方式引入射頻電源，距離接電點越遠的射頻功率逐漸變小，造成鍍膜兩邊薄，中間厚，均勻性較差。為了解決上述問題，如圖3和4所示，工業(yè)上通常采用靶材一端接電射頻陰極鍍膜的方式解決鍍膜均勻性問題。但此種方式靶材利用率較低。而單純通過增加接電點的方式能夠在一定程度上提高鍍膜均勻性，然而，由于射頻傳輸路徑長度不同，得到的鍍膜厚度均勻性仍存在不足。

發(fā)明內容

為解決背景技術中存在的技術問題，本發(fā)明提出一種射頻平面陰極。

本發(fā)明提出的一種射頻平面陰極，包括：陰極組件和射頻接電端頭；

陰極組件上設有多個射頻接口，射頻接電端頭分別與多個射頻接口連接，且射頻接電端頭至任一射頻接口之間阻抗相等。

優(yōu)選地，陰極組件包括陰極基座、磁路和靶材，多個射頻接口位于陰極基座一側，磁路和靶材安裝在陰極基座遠離所述射頻接口一側，且磁路位于靶材和陰極基座之間。

優(yōu)選地，還包括接電器，接電器上設有射頻輸入端和多個射頻輸出端，射頻接電端頭與射頻輸入端連接，每個射頻接口與一個射頻輸出端連接，射頻輸入端與多個射頻輸出端通過線路連接且任意兩個線路長度相等。

優(yōu)選地，接電器上設有分支電路，分支電路包括依次連接的多級支路，每級支路設有與上一級支路的輸出端連接的一個子輸入端和與下一級支路的子輸入端連接的多個子輸出端，一級支路的子輸入端作為射頻輸入端，末級支路的子輸出端作為射頻輸出端。

優(yōu)選地，所述射頻輸入端位于接電器中部，射頻接電端頭安裝在接電器上。

優(yōu)選地，接電器采用接電板，分支電路布置在接電板上；

優(yōu)選地，射頻輸入端位于接電板頂部，多個射頻輸出端位于接電板底部；

優(yōu)選地，接電板中部設有從射頻輸入端向上伸出的射頻接電桿，射頻接電端頭安裝在射頻接電桿上端。

優(yōu)選地，陰極組件上設有用于放置接電器的容納槽。

優(yōu)選地，分支電路在射頻接電端頭兩側對稱分布。

優(yōu)選地，分支電路包括N級支路，第X級支路位于第X-1級和第X-2級支路之間，X和N均為自然數，2≤X≤N；

優(yōu)選地，分支電路的每級支路設有兩個子輸出端。

優(yōu)選地，每個子輸入端處設有定位孔，所述定位孔處安裝有與陰極基座固定的定位螺釘。