[發明專利]芯片測試分析電路及芯片

在審

• 申請號: 202310613715.3
• 申請日: 2023-05-26
• 公開（公告）號: CN116609639A
• 公開（公告）日: 2023-08-18
• 發明（設計）人: 張學海
• 申請（專利權）人: 廣州全盛威信息技術有限公司;北京奕斯偉計算技術股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;H03K19/094;G01R1/30
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 彭瑞欣;馮建基

1.一種芯片測試分析電路，其特征在于，所述芯片測試分析電路包括：

地址譯碼電路，用于產生第一測試選擇信號，每個第一測試選擇信號對應用于選擇待測試芯片的一個輸出測試通道，每個輸出測試通道用于輸出待測試芯片內部產生的一個待輸出測試信號；

所述地址譯碼電路，還用于產生第二測試選擇信號，每個第二測試選擇信號對應用于選擇待測試芯片的一個輸入測試通道，每個輸入測試通道用于將待輸入測試信號輸入待測試芯片內部相應的電路；

輸出測試電路，所述輸出測試電路的輸入為待測試芯片內部產生的多個待輸出測試信號，所述輸出測試電路用于根據所述地址譯碼電路提供的第一測試選擇信號，從所述多個待輸出測試信號中選擇與所述第一測試選擇信號對應的待輸出測試信號，并將選擇的待輸出測試信號輸出至測試節點進行輸出信號測試分析；

輸入測試電路，所述輸入測試電路的輸入為待測試芯片提供的待輸入測試信號，所述輸入測試電路用于根據所述地址譯碼電路提供的第二測試選擇信號，從多個輸入測試通道中選擇與所述第二測試選擇信號對應的輸入測試通道，以通過選擇的輸入測試通道將所述待輸入測試信號輸入至待測試芯片內部相應的電路進行內部電路測試分析；

測試方向選擇電路，用于產生測試方式選擇信號，所述測試方式選擇信號用于控制所述輸出測試電路與所述測試節點之間連通或斷開，以及控制所述輸入測試電路與所述測試節點之間斷開或連通。

2.根據權利要求1所述的芯片測試分析電路，其特征在于，所述地址譯碼電路包括至少兩個第一譯碼電路和一個第二譯碼電路，所述第二譯碼電路的輸入與所述第一譯碼電路的輸出對應連接；

所述第一譯碼電路用于根據第一外部輸入信號產生多個譯碼信號，所述第二譯碼電路用于根據所述至少兩個第一譯碼電路輸出的譯碼信號生成所述第一測試選擇信號或者所述第二測試選擇信號。

3.根據權利要求2所述的芯片測試分析電路，其特征在于，所述第一譯碼電路包括：第一電阻、第二電阻、第三電阻、第一P型晶體管、第二P型晶體管、第三P型晶體管、第一N型晶體管、第二N型晶體管、第三N型晶體管、第四N型晶體管、第一反相器、第二反相器、第三反相器、第四反相器、第一邏輯與門、第二邏輯與門和第三邏輯與門；

其中，所述第一電阻的一端連接第一外部管腳，另一端連接第一節點，所述第一外部管腳復用待測試芯片上的一個管腳，所述第一外部管腳用于提供第一外部輸入信號；所述第二電阻的一端連接所述第一節點，另一端連接第二節點；所述第三電阻的一端連接所述第二節點，另一端接地；

所述第一N型晶體管的控制極連接所述第一節點，第一極接地，第二極連接第三節點；所述第二N型晶體管的控制極連接所述第二節點，第一極接地，第二極連接第四節點；第三N型晶體管的控制極連接第一偏置電流端，第一極接地，第二極連接所述第一偏置電流端；第四N型晶體管的控制極連接所述第一偏置電流端，第一極接地，第二極連接第五節點；

所述第一P型晶體管的控制極連接所述第五節點，第一極連接第一恒壓電源端，第二極連接所述第五節點；所述第二P型晶體管的控制極連接所述第五節點，第一極連接所述第一恒壓電源端，第二極連接所述第三節點；第三P型晶體管的控制極連接所述第五節點，第一極連接所述第一恒壓電源端，第二極連接所述第四節點；

所述第一反相器的輸入端連接所述第三節點，輸出端與所述第二反相器的輸入端連接；所述第三反相器的輸入端連接所述第四節點，輸出端與所述第四反相器的輸入端連接；

所述第四反相器的輸出端連接所述第一邏輯與門的第一輸入端，所述第二反相器的輸出端連接所述第一邏輯與門的第二輸入端；所述第四反相器的輸出端還連接所述第二邏輯與門的第一輸入端，所述第一反相器的輸出端還連接所述第二邏輯與門的第二輸入端；所述第三反相器的輸出端還連接所述第三邏輯與門的第一輸入端，所述第一反相器的輸出端還連接所述第三邏輯與門的第二輸入端；

所述第一邏輯與門的輸出端用于根據所述第四反相器的輸出端輸出的信號和所述第二反相器的輸出端輸出的信號生成一個譯碼信號；所述第二邏輯與門的輸出端用于根據所述第四反相器的輸出端輸出的信號和所述第一反相器的輸出端輸出的信號生成一個譯碼信號；所述第三邏輯與門的輸出端用于根據所述第三反相器的輸出端輸出的信號和所述第一反相器的輸出端輸出的信號生成一個譯碼信號。