[發明專利]一種半導體器件的制造方法及半導體器件

在審

• 申請號: 202310458248.1
• 申請日: 2023-04-25
• 公開（公告）號: CN116632105A
• 公開（公告）日: 2023-08-22
• 發明（設計）人: 古立亮;羅清威
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L31/18
• 分類號: H01L31/18;H01L21/762;H01L27/144
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 黎堅怡

本發明公開了一種半導體器件的制造方法及半導體器件，制造方法包括：提供半導體基材，半導體基材具有相對的功能器件面和背面；從半導體基材的功能器件面向半導體基材開設第一深溝槽，并在第一深溝槽中形成第一隔離層以作為隔離區；其中，隔離區用于隔離所述半導體基材中的器件區；從半導體基材的背面向半導體基材開設第二深溝槽，并在第二深溝槽中填充第二隔離層以形成深溝槽隔離結構；其中，第二深溝槽處于第一深溝槽在半導體基材的背面上的投影區域中；即本申請能有效加深深溝槽隔離的深度，且降低暗計數，提高半導體器件的性能。

技術領域

本發明涉及半導體技術領域，特別是涉及一種半導體器件的制造方法及半導體器件。

背景技術

在集成電路的應用過程中，各類器件的性能會受到各層材料之間的厚度影響，尤其是單光子探測器，因為各層材料的厚度，而使得一些雜散光(非信號光)和電噪聲也可能會被檢測作為有效光信號，這種誤判被稱作暗計數。

在實際操作過程中，本申請的研發人員發現，當前的半導體器件制造方案中，尤其是單光子探測器的制造，通常是采用深溝槽隔離結構劃分隔離區和器件區；然而，深溝槽隔離越深，高能注入的能量就需要越大，因此，過深的深溝槽隔離會造成等離子體損傷，限制了深溝槽隔離的深度，且導致暗計數升高，影響了半導體器件的性能。

發明內容

本發明主要解決的技術問題是：提供一種半導體器件的制造方法及半導體器件，能有效加深深溝槽隔離的深度，且降低暗計數(dark?count?rate，DCR)，提高半導體器件的性能。

為解決上述技術問題，本申請采用的一技術方案是：提供一種半導體器件的制造方法，包括：提供半導體基材，其中，所述半導體基材具有相對的功能器件面和背面；從所述半導體基材的功能器件面向所述半導體基材開設第一深溝槽，并在所述第一深溝槽中形成第一隔離層以作為隔離區；其中，所述隔離區用于隔離所述半導體基材中的器件區；從所述半導體基材的背面向所述半導體基材開設第二深溝槽，并在所述第二深溝槽中填充第二隔離層以形成深溝槽隔離結構；其中，所述第二深溝槽處于所述第一深溝槽在所述半導體基材的背面上的投影區域中。

在本申請的一實施例中，所述第一隔離層為通過外延生長方式生長的第一外延層；所述第二隔離層為絕緣材料。

在本申請的一實施例中，所述從所述半導體基材的功能器件面向所述半導體基材開設第一深溝槽，并在所述第一深溝槽中形成第一隔離層以作為隔離區，包括：在所述半導體基材的功能器件面上形成保護層；從所述保護層遠離所述半導體基材的表面，對所述保護層和所述半導體基材進行刻蝕，以形成所述第一深溝槽和第三溝槽；其中，所述第一深溝槽從所述半導體基材的功能器件面向所述半導體基材內部延伸，所述第三溝槽貫穿所述保護層并與所述第一深溝槽連通；在所述第三溝槽和所述第一深溝槽中形成所述第一隔離層；至少去除所述第三溝槽中的所述第一隔離層形成淺溝槽；在所述淺溝槽中填充淺溝槽絕緣層形成淺溝槽隔離結構。

在本申請的一實施例中，所述半導體基材包括襯底和形成在所述襯底一表面上的半導體外延層；其中，所述半導體外延層遠離所述襯底的表面作為所述半導體基材的功能器件件，所述襯底遠離所述半導體外延層的表面作為所述半導體基材的背面。

在本申請的一實施例中，所述第一深溝槽貫穿所述半導體外延層，并延伸至所述襯底的至少部分。

在本申請的一實施例中，從所述半導體基材的背面向所述半導體基材開設所述第二深溝槽，包括：在所述第一深溝槽對應的所述半導體基材的背面上的投影區域中，從所述半導體基材的背面，去除部分所述半導體基材以及所述第一深溝槽內的部分第一隔離材料以形成第二深溝槽；其中，所述第二深溝槽從所述半導體基材的背面向所述半導體基材內部延伸至所述第一深溝槽中的第一隔離層內部。

在本申請的一實施例中，所述第二深溝槽的寬度小于或等于所述第一深溝槽的寬度。