[發明專利]一種多芯片的封裝方法及多芯片封裝結構

在審

• 申請號: 202310431010.X
• 申請日: 2023-04-14
• 公開（公告）號: CN116666347A
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 鐘仕杰;高宸山;江京;李俞虹;宋關強
• 申請（專利權）人: 天芯互聯科技有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L21/48;H01L25/065
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 黎堅怡

本申請公開了一種多芯片的封裝方法及多芯片封裝結構，其中，多芯片的封裝方法包括：提供一種基板；在基板上制作至少兩個并列的凸臺；分別在每個凸臺的表面放置有芯片，并分別露出每個凸臺的部分表面；在露出的所述凸臺的表面焊接銅柱，以使所述銅柱通過所述凸臺與所述芯片的底部焊盤連接；對所述凸臺表面的芯片進行一次封裝，并露出所述銅柱的表面以及所述芯片的表面焊盤，得到第一塑封層；在所述第一塑封層表面制作連接銅層；對所述凸臺表面的芯片進行二次封裝，以對所述連接銅層進行封裝。通過上述方法，將原有的底部焊盤引出電極改為頂部引出，提高了多芯片合封的可靠性。

技術領域

本發明屬于封裝技術領域，具體涉及一種多芯片的封裝方法及多芯片封裝結構。

背景技術

隨著電子產品向功能集成化方向發展，封裝基板向高密度趨勢發展，FOPLP(扇出型板級封裝)作為先進封裝的一種，在分立式器件中得到大規模應用。

現有的封裝技術還存在一定的不足，現有的封裝技術存在的局限性主要包括：1、在裝片的時候對對位精度具有極高的要求，由于設備的不穩定性會增加芯片在封裝的時候失效率；2、當多芯片封裝的時候，若兩款芯片尺寸的差異較大，現有的封裝結構會給封裝帶來極大的挑戰，不利于多芯片進行合封。

因此，針對上述問題亟需采用一種全新的封裝結構來提高產品可靠性。

發明內容

本申請提供一種多芯片的封裝方法及多芯片封裝結構，以將原有的底部焊盤引出電極改為頂部引出，提高多芯片合封的可靠性。

為解決上述問題，本申請提供一種多芯片的封裝方法，包括：提供一種基板；在所述基板上制作至少兩個并列的凸臺；分別在每個所述凸臺的表面放置有芯片，并露出每個所述凸臺的部分表面；其中，所述芯片包括遠離所述凸臺一側的表面焊盤以及與所述凸臺連接的底部焊盤；在露出的所述凸臺的表面焊接銅柱，以使所述銅柱通過所述凸臺與所述芯片的底部焊盤連接；對所述凸臺表面的芯片進行一次封裝，并露出所述銅柱的表面以及所述芯片的表面焊盤，得到第一塑封層；在所述第一塑封層表面制作連接銅層，將其中一個所述凸臺表面的芯片的表面焊盤與另一個所述凸臺表面的銅柱進行銅層連接；對所述凸臺表面的芯片進行二次封裝，以對所述連接銅層進行封裝。

其中，所述凸臺為第一凸臺和第二凸臺，所述第一凸臺表面放置有第一芯片，所述第二凸臺表面放置有第二芯片；所述在所述第一塑封層表面制作連接銅層，將其中一個所述凸臺表面的芯片的表面焊盤與另一個所述凸臺表面的銅柱進行銅層連接的步驟，還包括：在所述第一塑封層表面制作連接銅層，將所述第一芯片的表面焊盤通過所述連接銅層與所述第二凸臺表面的銅柱進行電連接。

其中，所述凸臺包括第一凸臺，第二凸臺以及第三凸臺，所述凸臺表面分別放置有第一芯片、第二芯片以及第三芯片；所述在所述第一塑封層表面制作連接銅層，將其中一個所述凸臺表面的芯片的表面焊盤與另一個所述凸臺表面的銅柱進行銅層連接的步驟，包括：在所述第一塑封層表面制作第一連接銅層，將所述第一芯片的表面焊盤通過所述連接銅層與所述第二凸臺表面的銅柱進行連接；以及，在所述第一塑封層表面制作第二連接銅層，將所述第二芯片的表面焊盤通過所述連接銅層與第三凸臺表面的銅柱進行連接。

其中，所述在露出的所述凸臺的表面焊接銅柱，以使所述銅柱通過所述凸臺與所述芯片的底部焊盤連接的步驟，還包括：在所述芯片的表面焊盤上焊接表面銅柱；所述對所述凸臺表面的芯片進行一次封裝，并露出所述銅柱的表面以及所述芯片的表面焊盤，得到第一塑封層的步驟，包括：對所述凸臺表面的芯片進行一次封裝，并露出所述銅柱的表面以及所述芯片表面的所述表面銅柱。

其中，所述對所述凸臺表面的芯片進行一次封裝，并露出所述銅柱的表面以及所述芯片的表面焊盤，得到第一塑封層的步驟，包括：在對應所述芯片的表面焊盤的位置進行鉆孔，以露出所述芯片的表面焊盤。

其中，所述對所述凸臺表面的芯片進行二次封裝，以對所述連接銅層進行封裝的步驟，包括：露出所述其中一個凸臺表面的芯片的表面焊盤，以及所述另一個所述凸臺表面的銅柱。