[發(fā)明專利]一種編碼器通訊延時補償裝置及方法在審
| 申請?zhí)枺?/td> | 202310425822.3 | 申請日: | 2023-04-20 |
| 公開(公告)號: | CN116488763A | 公開(公告)日: | 2023-07-25 |
| 發(fā)明(設(shè)計)人: | 揣亞威 | 申請(專利權(quán))人: | 上海先楫半導體科技有限公司 |
| 主分類號: | H04J3/06 | 分類號: | H04J3/06;H04L43/0852 |
| 代理公司: | 上海漢之律師事務(wù)所 31378 | 代理人: | 林安安 |
| 地址: | 201206 上海市浦*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 編碼器 通訊 延時 補償 裝置 方法 | ||
1.一種編碼器通訊延時補償裝置,其特征在于,包括:
可編程邏輯單元,控制微控制器向編碼器發(fā)送數(shù)據(jù)和接收所述編碼器反饋的數(shù)據(jù);以及
間隔時間計時單元,在所述微控制器的輸出端完成數(shù)據(jù)發(fā)送時開始計時,在所述微控制器的接收端接收到數(shù)據(jù)時停止計時,獲取微控制器發(fā)送數(shù)據(jù)完成到接收到第一個數(shù)據(jù)的時間間隔;
其中,所述可編程單元依據(jù)所述微控制器發(fā)送數(shù)據(jù)完成到接收到第一個數(shù)據(jù)的時間間隔、編碼器接收數(shù)據(jù)的時間長度和編碼器處理接收到的數(shù)據(jù)的時間長度獲取編碼器需要補償?shù)耐ㄓ嵮訒r。
2.根據(jù)權(quán)利要求1所示的一種編碼器通訊延時補償裝置,其特征在于,編碼器需要補償?shù)耐ㄓ嵮訒r通過以下公式獲取:
T=Td+Rx21+T3;
其中,T為編碼器需要補償?shù)耐ㄓ嵮訒r,Td為信號在微控制器和編碼器之間傳輸時信號的延時時長,Rx21為編碼器接收數(shù)據(jù)的時間長度,T3為編碼器處理接收到的數(shù)據(jù)的時間長度。
3.根據(jù)權(quán)利要求3所示的一種編碼器通訊延時補償裝置,其特征在于,信號在微控制器和編碼器之間傳輸時信號的延時時長通過以下公式獲取:
Td=(T1-T3)/2;
其中,T1為微控制器發(fā)送數(shù)據(jù)完成到接收到第一個數(shù)據(jù)的時間間隔,T3為編碼器處理接收到的數(shù)據(jù)的時間長度。
4.根據(jù)權(quán)利要求2所示的一種編碼器通訊延時補償裝置,其特征在于,編碼器接收數(shù)據(jù)的時間長度等于微控制器發(fā)送數(shù)據(jù)的時間長度,且所述微控制器發(fā)送數(shù)據(jù)的時間長度通過以下公式獲取:
Tx11=A×1/B。
其中,Tx11為微控制器發(fā)送數(shù)據(jù)的時間長度,A為發(fā)送數(shù)據(jù)的位數(shù),B為數(shù)據(jù)傳輸時的波特率。
5.根據(jù)權(quán)利要求1所示的一種編碼器通訊延時補償裝置,其特征在于,所述可編程邏輯單元為可編程邏輯整列。
6.根據(jù)權(quán)利要求1所示的一種編碼器通訊延時補償裝置,其特征在于,所述可編程邏輯單元為霍爾傳感器接口。
7.根據(jù)權(quán)利要求1所示的一種編碼器通訊延時補償裝置,其特征在于,所述編碼器通訊延時補償裝置還包括數(shù)據(jù)脈沖數(shù)量計時單元,所述脈沖數(shù)量計時單元存儲發(fā)送數(shù)據(jù)的時間長度,以及接收數(shù)據(jù)的時間長度。
8.根據(jù)權(quán)利要求7所示的一種編碼器通訊延時補償裝置,其特征在于,所述數(shù)據(jù)脈沖數(shù)量計時單元為正交編碼器接口。
9.根據(jù)權(quán)利要求1所示的一種編碼器通訊延時補償裝置,其特征在于,所述可編程邏輯單元中包括JK觸發(fā)器,所述JK觸發(fā)器的J輸入端輸入起始信號,所述JK觸發(fā)器的時鐘輸入端輸入可編程邏輯單元時鐘信號,所述JK觸發(fā)器的K輸入端輸入脈沖捕獲信號。
10.根據(jù)權(quán)利要求9所示的一種編碼器通訊延時補償裝置,其特征在于,所述可編程邏輯單元中包括:
一位全加器,所述一位全加器的一輸入端輸入低電平信號,所述一位全加器的另一輸入端輸入端輸入脈沖捕獲信號;以及
D鎖存器,所述D鎖存器的數(shù)據(jù)輸入端輸入高電平,所述D鎖存器的時鐘輸入端電性連接于所述一位全加器的輸出端,所述D鎖存器的清零端電性連接于串行外設(shè)接口的數(shù)據(jù)接收引腳。
11.根據(jù)權(quán)利要求10所示的一種編碼器通訊延時補償裝置,其特征在于,所述可編程邏輯單元中包括或門,所述或門的輸入端電性連接于所述JK觸發(fā)器和所述D鎖存器的輸出端。
12.根據(jù)權(quán)利要求11所示的一種編碼器通訊延時補償裝置,其特征在于,所述或門的輸出端輸出的信號取反后輸入間隔時間計時單元。
13.根據(jù)權(quán)利要求11所示的一種編碼器通訊延時補償裝置,其特征在于,所述或門輸出端還電性連接于PWM模塊的同步觸發(fā)信號。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海先楫半導體科技有限公司,未經(jīng)上海先楫半導體科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202310425822.3/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





