[發明專利]提高器件抗浪涌能力的SGT MOSFET結構、方法及結構制備方法

在審

• 申請號: 202310383746.4
• 申請日: 2023-04-11
• 公開（公告）號: CN116314337A
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 徐永年;苗東銘;楊世紅;余遠強
• 申請（專利權）人: 陜西亞成微電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/088;H01L29/66;H01L29/423
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 王少文

本發明提供了一種提高器件抗浪涌能力的SGT?MOSFET結構、方法及結構制備方法，用于解決SGT?MOSFET導通時電源系統突然出現高的浪涌電流，導致SGT?MOSFET過流燒壞進而降低整個電源系統可靠性的技術問題。本發明的SGT?MOSFET結構將SGT?MOSFET的柵極進行分區，分為第一柵極和第二柵極，第一柵極和第二柵極呈比例交錯設置，在不增大器件尺寸的基礎上，通過控制第一柵極和第二柵極中的一個完全導通，另外一個不完全導通或關斷，以降低通過SGT?MOSFET的電流，從而防止SGT?MOSFET導通時系統突然出現高的浪涌電流對電源系統的損壞，在不增大器件內阻的情況下大大提高了電源系統的可靠性，可以廣泛應用在熱插拔這類特殊應用的系統中。

技術領域

本發明屬于MOSFET領域，具體涉及一種提高器件抗浪涌能力的SGT?MOSFET結構、方法及SGT?MOSFET結構制備方法。

背景技術

由于SGT?MOSFET內阻較低，開關速度較快，可以使電源系統效率大幅提升，因此，SGT(屏蔽柵)MOSFET被廣泛應用在消費電子、工業控制以及汽車電子等領域。但在一些特殊應用中，如熱插拔電路，在SGT?MOSFET導通工作時電源系統會突然出現高的浪涌電流，此時的浪涌電流很容易導致SGT?MOSFET過流燒壞，從而降低整個電源系統的可靠性。

發明內容

本發明的目的在于解決SGT?MOSFET導通時電源系統突然出現高的浪涌電流，導致SGT?MOSFET過流燒壞進而降低整個電源系統可靠性低的技術問題，從而提供一種提高器件抗浪涌能力的SGT?MOSFET結構、方法及結構制備方法。

為了實現上述目的，本發明的技術解決方案為：

一種提高器件抗浪涌能力的SGT?MOSFET結構，其特殊之處在于，包括襯底；

位于襯底上表面的外延層；

位于外延層上表面的K個溝槽，K為大于等于2的整數；

位于K個溝槽內表面相應的K個底部氧化層，也稱厚氧化層；所述底部氧化層為凹槽結構；

位于K個底部氧化層凹槽結構內相應的K個源極多晶，所述源極多晶的上表面低于底部氧化層的上表面；

位于K個底部氧化層上表面的K個中間氧化層；

位于K個中間氧化層上表面相應的K個柵氧化層，所述柵氧化層為凹槽結構；所述K個中間氧化層和K個柵氧化層均位于相應的溝槽內；

分別位于K個柵氧化層凹槽結構內相應的M個第一柵極和(K-M)個第二柵極，其中，M個第一柵極之間電連接，(K-M)個第二柵極之間電連接，且M個第一柵極和(K-M)個第二柵極呈比例交錯設置；

位于K個柵氧化層兩側的(K+1)個阱區，所述阱區的底部不低于第一柵極和第二柵極的底部；

位于阱區上表面的源區；

位于源區、第一柵極和第二柵極上表面的介質層；

位于介質層上且對應各源區的(K+1)個源極接觸孔，所述源極接觸孔的下端與相應的阱區接觸；

位于介質層上表面且與源極接觸孔連接的源極；

以及位于襯底下表面的漏極。

進一步地，所述襯底、源區為N+型，外延層為N-型，阱區為P型；

或者，所述襯底、源區為P+型，外延層為P-型，阱區為N型。

進一步地，所述M：(K-M)＝1：1，或者M：(K-M)＝1：2，或者M：(K-M)＝1：3。

進一步地，所述介質層包括由上至下設置的BPSG層和USG層。