[發(fā)明專利]一種上電下電時(shí)序控制的DC電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202310344385.2
• 申請(qǐng)日: 2023-04-03
• 公開(kāi)（公告）號(hào): CN116317521A
• 公開(kāi)（公告）日: 2023-06-23
• 發(fā)明（設(shè)計(jì)）人: 王庭一;潘紅章;魏志勇
• 申請(qǐng)（專利權(quán)）人: 深圳市博聯(lián)通信技術(shù)有限公司
• 主分類號(hào): H02M1/36
• 分類號(hào): H02M1/36;H02M3/10
• 代理公司: 深圳勝博時(shí)代專利代理事務(wù)所(普通合伙) 44506
• 代理人: 王成坤

本發(fā)明公開(kāi)一種上電下電時(shí)序控制的DC電路。包括開(kāi)關(guān)電源芯片、電感、電源輸入端和電源輸出端，開(kāi)關(guān)電源芯片的IN端腳與電源輸入端連接，電源輸入端通過(guò)依次串聯(lián)的第一電阻和第二電阻接地，且第一電阻和第二電阻相連處連接于開(kāi)關(guān)電源芯片的EN端腳，開(kāi)關(guān)電源芯片的EN端腳通過(guò)第一電容接地，開(kāi)關(guān)電源芯片的SW端腳與電感的一端連接，電感的另一端與電源輸出端連接，開(kāi)關(guān)電源芯片的FB端腳通過(guò)依次串聯(lián)的第三電阻和第四電阻與電源輸出端連接，第三電阻和第四電阻相連處通過(guò)第五電阻接地。本發(fā)明主要依靠在開(kāi)關(guān)電源芯片上加設(shè)第一電阻和第二電阻構(gòu)成分壓電路，并結(jié)合第一電容充電，來(lái)完成針對(duì)上下電時(shí)序的控制工作。

技術(shù)領(lǐng)域

本發(fā)明涉及電子電路技術(shù)領(lǐng)域，尤其是一種上電下電時(shí)序控制的DC電路。

背景技術(shù)

眾所周知，隨著電子技術(shù)的發(fā)展,各種電子產(chǎn)品的電路系統(tǒng)的結(jié)構(gòu)越來(lái)越復(fù)雜,通常需要依靠多個(gè)電源來(lái)供電,為了保證系統(tǒng)工作的可靠性，電源管理技術(shù)也隨之越來(lái)越復(fù)雜。多電源供電的可靠性要求越來(lái)越高,其中對(duì)系統(tǒng)上電時(shí)序和下電時(shí)序控制是多電源系統(tǒng)中非常重要的技術(shù)，它直接影響到電子產(chǎn)品的可靠性。如果多電源供電系統(tǒng)的上電時(shí)序和下電時(shí)序沒(méi)有控制好,會(huì)導(dǎo)致系統(tǒng)數(shù)據(jù)丟失，甚至損壞電路元器件造成系統(tǒng)故障，特別是在路由系列的產(chǎn)品中，體現(xiàn)的更加明顯。

目前，針對(duì)路由系列產(chǎn)品，需要有效且合理的控制上電時(shí)序以及下電時(shí)序，具體表現(xiàn)為：

1、因SOC芯片不同，而SOC芯片一般都需要多路不同電壓，實(shí)際情況是我們無(wú)法做到完全同時(shí)上電，有些芯片要求低電壓先起來(lái)，有些需要高電壓先起來(lái)，故在SOC芯片復(fù)位前，需要做好時(shí)序；

2、在掉電過(guò)程中，如果某路或某幾路電壓還有殘壓，特別對(duì)存儲(chǔ)器件有一定的損傷，比如：系統(tǒng)已經(jīng)不在正常工作狀態(tài)（內(nèi)核電壓先于IO口電壓掉電），導(dǎo)致IO口工作在無(wú)序狀態(tài)，而一般存儲(chǔ)器電壓與IO口電壓是同一路，這時(shí)存儲(chǔ)器件還在正常工作，這時(shí)IO口可能對(duì)存儲(chǔ)器件讀寫，導(dǎo)致系統(tǒng)程序紊亂，更有可能導(dǎo)致存儲(chǔ)器件出現(xiàn)壞塊或?qū)?shù)據(jù)寫到壞塊區(qū)間，進(jìn)而導(dǎo)致存儲(chǔ)器件失效或整個(gè)設(shè)備在二次啟動(dòng)失敗。

發(fā)明內(nèi)容

針對(duì)上述現(xiàn)有技術(shù)中存在的不足，本發(fā)明的目的在于提供一種上電下電時(shí)序控制的DC電路。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

一種上電下電時(shí)序控制的DC電路，包括開(kāi)關(guān)電源芯片、電感、電源輸入端和電源輸出端，所述開(kāi)關(guān)電源芯片的IN端腳與電源輸入端連接，所述電源輸入端通過(guò)依次串聯(lián)的第一電阻和第二電阻接地，且所述第一電阻和第二電阻相連處連接于開(kāi)關(guān)電源芯片的EN端腳，所述開(kāi)關(guān)電源芯片的EN端腳通過(guò)第一電容接地，所述開(kāi)關(guān)電源芯片的SW端腳與電感的一端連接，所述電感的另一端與電源輸出端連接，所述開(kāi)關(guān)電源芯片的FB端腳通過(guò)依次串聯(lián)的第三電阻和第四電阻與電源輸出端連接，所述第三電阻和第四電阻相連處通過(guò)第五電阻接地，其，所述第四電阻并聯(lián)有第二電容。

優(yōu)選地，所述電源輸入端分別通過(guò)第三電容和第四電容接地。

優(yōu)選地，所述電源輸出端分別通過(guò)第五電容、第六電容、第七電容、第八電容以及第九電容接地，其中，所述第九電容為儲(chǔ)能電容。

優(yōu)選地，所述開(kāi)關(guān)電源芯片的BST端腳通過(guò)第十電容與電感相連。

由于采用了上述方案，本發(fā)明主要依靠在開(kāi)關(guān)電源芯片上加設(shè)第一電阻和第二電阻構(gòu)成分壓電路，在上電時(shí)，結(jié)合第一電容充電，來(lái)使得開(kāi)關(guān)電源芯片的EN腳位電平處于低電平，從而使得開(kāi)關(guān)電源芯片開(kāi)啟時(shí)間后移，進(jìn)而控制開(kāi)關(guān)電源芯片的上電時(shí)間，進(jìn)而控制路由產(chǎn)品的上電時(shí)序；下電時(shí)，即掉電時(shí)，則再次依靠第一電阻和第二電阻形成分壓，使開(kāi)關(guān)電源芯片的EN腳位電平無(wú)限接近最低使能電壓，使得電源輸入端的電壓還未達(dá)到電源芯片最低輸入電壓時(shí)，開(kāi)關(guān)電源芯片的工作便提前截止，從而達(dá)到加快輸出電壓快速下降，進(jìn)而控制電路的下電時(shí)序。

附圖說(shuō)明

圖1是本發(fā)明實(shí)施例的電路結(jié)構(gòu)示意圖。

實(shí)施方式