[發(fā)明專利]一種信號聚合方法、裝置、存儲介質(zhì)及電子設(shè)備

在審

• 申請?zhí)枺?/td>: 202310334903.2
• 申請日: 2023-03-30
• 公開（公告）號: CN116341436A
• 公開（公告）日: 2023-06-27
• 發(fā)明（設(shè)計(jì)）人: 邵中尉;孫亞強(qiáng);張吉鋒;周思遠(yuǎn)
• 申請（專利權(quán)）人: 上海思爾芯技術(shù)股份有限公司
• 主分類號: G06F30/331
• 分類號: G06F30/331;G06F30/3953;G06F30/3312
• 代理公司: 北京清大紫荊知識產(chǎn)權(quán)代理有限公司 11718
• 代理人: 黎飛鴻;趙然

1.一種信號聚合方法，其特征在于，所述方法包括：

將組網(wǎng)中的多顆FPGA進(jìn)行兩兩組隊(duì)，得到多線程并發(fā)的裸片級信號組；

根據(jù)時序路徑的時序特征對裸片級信號組的一對FPGA間的信號線進(jìn)行分類，得到每類信號組的信號總數(shù)和信號組比；

根據(jù)所述每類信號組的信號總數(shù)、信號組比、信號位置特征對所述每類信號組的信號進(jìn)行劃分，使得劃分后的信號采用時分復(fù)用方式聚合。

2.根據(jù)權(quán)利要求1所述的信號聚合方法，其特征在于，根據(jù)時序路徑的時序特征對裸片級信號組的一對FPGA間的信號線進(jìn)行分類，得到每類信號組的信號總數(shù)和信號組比，包括：

根據(jù)所述裸片級信號組的一對FPGA間的信號線的傳播方向，將所述裸片級信號組的一對FPGA間的信號線分為兩大類；

根據(jù)所述裸片級信號組的一對FPGA間的信號線的時序路徑的時序特征的大小將所述每大類的信號線進(jìn)行分類，得到每類信號組的信號總數(shù)和信號組比。

3.根據(jù)權(quán)利要求1所述的信號聚合方法，其特征在于，所述根據(jù)所述每類信號組的信號總數(shù)、信號組比、信號位置特征對所述每類信號組的信號進(jìn)行劃分，包括：

根據(jù)所述每類信號組的信號總數(shù)、信號組比得到所述每類信號組的劃分小組值；

根據(jù)所述每類信號組的劃分小組值和信號位置特征均等劃分每類信號組的信號，得到所述每類信號組的劃分小組內(nèi)的信號。

4.根據(jù)權(quán)利要求3所述的信號聚合方法，其特征在于，所述信號位置特征包括信號負(fù)載節(jié)點(diǎn)之間的距離、信號驅(qū)動節(jié)點(diǎn)之間的距離，信號時鐘域，以及信號層級。

5.根據(jù)權(quán)利要求4所述的信號聚合方法，其特征在于，所述根據(jù)所述每類202215-PCN222308I

信號組的劃分小組值和信號位置特征均等劃分每類信號組的信號，包括：

根據(jù)所述每類信號組的劃分小組值和每類信號組的信號總數(shù)得到所述每個劃分小組內(nèi)的信號數(shù)；

根據(jù)所述每個劃分小組內(nèi)的信號數(shù)，及所述每類信號組內(nèi)的信號負(fù)載節(jié)點(diǎn)之間的距離和信號驅(qū)動節(jié)點(diǎn)之間的距離之和最小的原則劃分每類信號組的信號。

6.根據(jù)權(quán)利要求5所述的信號聚合方法，其特征在于，所述根據(jù)所述每個劃分小組內(nèi)的信號數(shù)，及所述每類信號組內(nèi)的信號負(fù)載節(jié)點(diǎn)之間的距離和信號驅(qū)動節(jié)點(diǎn)之間的距離之和最小的原則劃分每類信號組的信號，包括：

當(dāng)所述每類信號組的信號負(fù)載節(jié)點(diǎn)之間的距離和信號驅(qū)動節(jié)點(diǎn)之間的距離之和相同時，將與基準(zhǔn)節(jié)點(diǎn)處于同一信號時鐘域的信號或者與所述基準(zhǔn)節(jié)點(diǎn)的信號層級距離最近的信號劃為同一個劃分小組，使得每個劃分小組具有與所述信號數(shù)相同的信號。

7.根據(jù)權(quán)利要求6所述的信號聚合方法，其特征在于，所述將與基準(zhǔn)節(jié)點(diǎn)處于同一信號時鐘域的信號劃為同一個劃分小組，使得每個劃分小組具有所述信號數(shù)個信號，包括：

如果與基準(zhǔn)節(jié)點(diǎn)處于同一信號時鐘域的信號量大于所述劃分小組的信號數(shù)時，根據(jù)與基準(zhǔn)節(jié)點(diǎn)的信號層級距離由小到大的順序，將所述每個劃分小組內(nèi)的與信號數(shù)相同的信號劃為同一個劃分小組。

8.一種信號聚合裝置，其特征在于，所述裝置包括：

分組模塊，用于將組網(wǎng)中的多顆FPGA進(jìn)行兩兩組隊(duì)，得到多線程并發(fā)的裸片級信號組；

分類模塊，用于根據(jù)時序路徑的時序特征對裸片級信號組的一對FPGA間的信號線進(jìn)行分類，得到每類信號組的信號總數(shù)和信號組比；

劃分模塊，用于根據(jù)所述每類信號組的信號總數(shù)、信號組比、信號位置特征對所述每類信號組的信號進(jìn)行劃分，使得劃分后的信號采用時分復(fù)用方式聚合。

9.一種存儲介質(zhì)，其上存儲有計(jì)算機(jī)程序，其特征在于，所述程序被處理202215-PCN222308I

器運(yùn)行時實(shí)現(xiàn)如權(quán)利要求1-7中任一所述的方法。

10.一種電子設(shè)備，其特征在于，包括：處理器和存儲有計(jì)算機(jī)程序的存儲器，所述處理器被配置為在運(yùn)行計(jì)算機(jī)程序時實(shí)現(xiàn)權(quán)利要求1-7中任一所述的方法。