[發明專利]一種基于生成對抗網絡的PCB最短連線布局方法及裝置

在審

• 申請號: 202310301414.7
• 申請日: 2023-03-24
• 公開（公告）號: CN116341466A
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 蔡浩;徐美珊
• 申請（專利權）人: 浩芯（蘇州）智能科技有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/394;G06F30/398
• 代理公司: 武漢智嘉聯合知識產權代理事務所(普通合伙) 42231
• 代理人: 張璐

本申請公開了一種基于生成對抗網絡的PCB最短連線布局方法及裝置，該方法包括：獲取PCB板包含的電子元器件的初始連線信息；根據所述電子元器件的初始連線信息生成初始器件連線關系矩陣；基于生成對抗網絡對所述初始器件連線關系矩陣進行優化，得到最優連線關系矩陣，并根據所述最優連線關系矩陣確定初始連線布局；基于改進的隨機行走方法對所述初始連線布局進行優化，得到所述PCB板的最短連線布局。本發明通過建立器件連線關系矩陣，以最短連線為目標，優化器件連線關系矩陣，并基于最優連線關系自適應調整器件布局位置，能夠提升高密度PCB自動布局的面積利用率與效率，降低PCB設計者的工作強度以及PCB打樣成本，縮短產品開發時間。

技術領域

本發明涉及PCB設計技術領域，具體涉及一種基于生成對抗網絡的PCB最短連線布局方法、裝置、電子設備和計算機可讀存儲介質。

背景技術

隨著集成電路(Integrated?Circuit，簡稱IC)制造工藝的不斷發展，片上系統(System?on?Chips，簡稱SoC)中的電路元件數量以及印刷電路板(Printed?CircuitBoards，簡稱PCB)中的引腳數量大幅增加，電子系統設計的復雜度提高，對電子設計自動化(Electronic?Design?Automation，簡稱EDA)技術提出更高要求。

業界使用的PCB布局布線工具通常為Altium?Designer、PADS、Allegro等，設計者在PCB設計階段的主要任務包括：設置規則、布局、布線、在線DRC(Design?Rule?Check)。目前，工業界在PCB制備中采用了高密度、細間距封裝，PCB物理設計的復雜程度越來越高，主要體現在電路板尺寸逐步減小，引腳數和布線層逐步增加，這給PCB設計帶來新的問題和挑戰。傳統PCB自動布局方法面積利用率較低且效率急劇下降，對器件密度較高及外形異形的PCB進行布局時，PCB設計者需要根據設計規則、電氣特性以及DRC結果不斷調整器件布局，延長了設計周期。

因此，需要提出一種基于生成對抗網絡的PCB最短連線布局方法，解決由于PCB制備中采用了高密度、細間距封裝，現有技術中PCB自動布局存在面積利用率低、設計周期長、布局效率低的問題。

發明內容

有鑒于此，有必要提供一種基于生成對抗網絡的PCB最短連線布局方法、裝置、電子設備和計算機可讀存儲介質，用以解決現有PCB自動布局存在的操作復雜、面積利用率低且布局效率低的技術問題。

為了解決上述問題，本發明提供一種基于生成對抗網絡的PCB最短連線布局方法，包括：

獲取PCB板包含的電子元器件；

根據所述電子元器件的初始連線信息以及預設的器件選擇規則生成初始器件連線關系矩陣；

基于生成對抗網絡對所述初始器件連線關系矩陣進行優化，得到最優連線關系矩陣，并根據所述最優連線關系矩陣確定初始連線布局；

基于改進的隨機行走方法對所述初始連線布局進行優化，得到所述PCB板的最短連線布局。

進一步的，根據所述電子元器件生成初始器件連線關系矩陣，包括：

根據所述電子元器件的功能選定所述PCB板的中心器件；

以所述中心器件為核心隨機生成初始PCB連線布局；

根據所述初始PCB連線布局生成初始器件連線關系矩陣。

進一步的，根據所述電子元器件的初始連線信息以及預設的器件選擇規則生成初始器件連線關系矩陣，包括：

根據所述初始PCB連線布局的電子元器件和所述電子元器件之間的連線長度，生成初始器件連線關系矩陣。

進一步的，基于生成對抗網絡對所述初始器件連線關系矩陣進行優化，得到最優連線關系矩陣，包括：