[發(fā)明專利]相位調(diào)整方法、裝置、電子設(shè)備及可讀存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202310297569.8
• 申請(qǐng)日: 2023-03-24
• 公開(kāi)（公告）號(hào): CN116010311A
• 公開(kāi)（公告）日: 2023-04-25
• 發(fā)明（設(shè)計(jì)）人: 魯勇;丁萌;劉波
• 申請(qǐng)（專利權(quán)）人: 北京探境科技有限公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16;G11C29/32;G11C7/22
• 代理公司: 深圳市嘉勤知識(shí)產(chǎn)權(quán)代理有限公司 44651
• 代理人: 劉婧

本申請(qǐng)公開(kāi)了一種相位調(diào)整方法、裝置、電子設(shè)備及可讀存儲(chǔ)介質(zhì)，所述相位調(diào)整方法包括：獲取虛擬內(nèi)存的預(yù)設(shè)存儲(chǔ)容量；將初始相位設(shè)置為預(yù)設(shè)值；啟動(dòng)BIST電路，并基于設(shè)置后的初始相位，在所述BIST電路的控制進(jìn)行相位掃描；當(dāng)檢測(cè)到所述BIST電路掃描至終止相位時(shí)，計(jì)算最佳相位，并基于所述最佳相位進(jìn)行相位調(diào)整。本申請(qǐng)?zhí)峁┑南辔徽{(diào)整方案可以保證負(fù)荷重且快地進(jìn)行相位調(diào)整，并且無(wú)需增加額外的電路。

技術(shù)領(lǐng)域

本申請(qǐng)涉及通信領(lǐng)域，具體涉及一種相位調(diào)整方法、裝置、電子設(shè)備及可讀存儲(chǔ)介質(zhì)。

背景技術(shù)

隨著便攜式設(shè)備和移動(dòng)終端產(chǎn)品的快速發(fā)展，以前應(yīng)用于PC機(jī)(PersonalComputer，個(gè)人計(jì)算機(jī))上的各種各樣的應(yīng)用也被應(yīng)用于手持終端上，并且這樣的應(yīng)用越來(lái)越多、越來(lái)越復(fù)雜，而應(yīng)用的復(fù)雜化，必然要求應(yīng)用于手持終端上的基帶處理器和應(yīng)用處理器的存儲(chǔ)器訪問(wèn)帶寬足夠大，這樣便可以使DDR(DoubleData?Rate，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)控制器越來(lái)越多的應(yīng)用，使用到手持終端的基帶芯片、應(yīng)用處理器芯片或SOC芯片上。

DQS(Bidirectional?data?strobe，雙向數(shù)據(jù)濾波信號(hào))相位延遲技術(shù)是DDR上的一個(gè)重要技術(shù)點(diǎn)。在讀取DDR數(shù)據(jù)的周期中，DDR處輸出的DQ與DQS信號(hào)是邊沿對(duì)齊的，為了使用DQS作為選通信號(hào)來(lái)獲取DQ信號(hào)，對(duì)接口送來(lái)的DQS要相對(duì)于DQ信號(hào)作1/4SDCLK周期(時(shí)鐘周期)的延遲，以確保DQS處于有效數(shù)據(jù)窗的中央，保證數(shù)據(jù)讀取的穩(wěn)定、精確。

目前的相位調(diào)整方案中，是利用端口物理層中的讀取均衡模塊進(jìn)行處理，其優(yōu)點(diǎn)是負(fù)荷重且快，但是需要額外的電路來(lái)實(shí)現(xiàn)；若端口物理層不具備讀取均衡模塊，則需要通過(guò)軟件進(jìn)行相位調(diào)整，其負(fù)荷較低且速度慢。

發(fā)明內(nèi)容

針對(duì)上述技術(shù)問(wèn)題，本申請(qǐng)?zhí)峁┮环N相位調(diào)整方法、裝置、電子設(shè)備及可讀存儲(chǔ)介質(zhì)，可以保證負(fù)荷重且快地進(jìn)行相位調(diào)整，并且無(wú)需增加額外的電路。

為解決上述技術(shù)問(wèn)題，本申請(qǐng)?zhí)峁┮环N相位調(diào)整方法，包括：

獲取虛擬內(nèi)存的預(yù)設(shè)存儲(chǔ)容量；

將初始相位設(shè)置為預(yù)設(shè)值；

啟動(dòng)BIST電路，并基于設(shè)置后的初始相位，在所述BIST電路的控制進(jìn)行相位掃描；

當(dāng)檢測(cè)到所述BIST電路掃描至終止相位時(shí)，計(jì)算最佳相位。

可選的，在本申請(qǐng)的一些實(shí)施例中，所述當(dāng)檢測(cè)到所述BIST電路掃描至終止相位時(shí)，計(jì)算最佳相位，包括：

當(dāng)檢測(cè)到所述BIST電路掃描至終止相位時(shí)，檢測(cè)掃描的相位是否正確；

基于檢測(cè)結(jié)果計(jì)算最佳相位，并基于所述最佳相位進(jìn)行相位調(diào)整。

可選的，在本申請(qǐng)的一些實(shí)施例中，所述基于檢測(cè)結(jié)果計(jì)算最佳相位，包括：

從檢測(cè)結(jié)果中提取正確相位；

基于所述正確相位的時(shí)序，確定最長(zhǎng)的正確相位段；

取所述正確相位段的中值確定為最佳相位。

可選的，在本申請(qǐng)的一些實(shí)施例中，還包括：

當(dāng)檢測(cè)到所述BIST電路未掃描至終止相位時(shí)，返回執(zhí)行啟動(dòng)BIST電路的步驟，直至所述BIST電路掃描至終止相位為止。

可選的，在本申請(qǐng)的一些實(shí)施例中，所述基于設(shè)置后的初始相位，在所述BIST電路的控制進(jìn)行相位掃描，包括：

確定待掃描的相位數(shù)；

基于設(shè)置后的初始相位，確定所述初始相位左邊相位第一個(gè)可使用的相位值以及右邊相位最后一個(gè)可使用的相位值；

根據(jù)確定的相位值，在所述BIST電路的控制進(jìn)行相位掃描。

相應(yīng)的，本申請(qǐng)還提供一種相位調(diào)整裝置，包括：

獲取模塊，用于獲取虛擬內(nèi)存的預(yù)設(shè)存儲(chǔ)容量；

設(shè)置模塊，用于將初始相位設(shè)置為預(yù)設(shè)值；