[發(fā)明專利]一種四通道鰭型的垂直碳化硅器件及其制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202310289500.0
• 申請(qǐng)日: 2023-03-23
• 公開(kāi)（公告）號(hào): CN116417500A
• 公開(kāi)（公告）日: 2023-07-11
• 發(fā)明（設(shè)計(jì)）人: 劉濤;黃匯欽
• 申請(qǐng)（專利權(quán)）人: 天狼芯半導(dǎo)體（成都）有限公司
• 主分類號(hào): H01L29/06
• 分類號(hào): H01L29/06;H01L29/16;H01L29/41;H01L21/336;H01L29/78
• 代理公司: 深圳中創(chuàng)智財(cái)知識(shí)產(chǎn)權(quán)代理有限公司 44553
• 代理人: 李春林

本發(fā)明涉及一種四通道鰭型的垂直碳化硅器件及其制備方法，四通道鰭型的垂直碳化硅器件包括，N型襯底層、N型摻雜漂移層、鰭型硅墻、P型屏蔽區(qū)、柵氧化層、多晶硅柵層、漏極、柵極和源極，其中鰭型硅墻設(shè)有兩個(gè)，兩個(gè)鰭型硅墻間隔且平行成型在所述漂移層的上表面，鰭型硅墻包括N型摻雜緩沖層、P阱層、N+區(qū)域和P+區(qū)域，P阱層位于所述漂移層的延伸部的上表面，P阱層的上表面設(shè)有源區(qū)，源區(qū)包括兩個(gè)N+區(qū)域和一個(gè)P+區(qū)域，P+區(qū)域設(shè)置在兩個(gè)N+區(qū)域之間。增加器件的電流通道數(shù)量，電流通道由雙通道增加至四通道，提高器件的功率，并且能很好保護(hù)柵結(jié)構(gòu)，同時(shí)也能夠很好的保護(hù)集成SBD二極管，提高器件的反向性能。

技術(shù)領(lǐng)域

本發(fā)明涉及碳化硅器件領(lǐng)域，尤其是一種四通道鰭型的垂直碳化硅器件及其制備方法。

背景技術(shù)

碳化硅材料具有優(yōu)良的物理和電學(xué)特性，以其寬的禁帶寬度、高的熱導(dǎo)率、大的飽和漂移速度和高的臨界擊穿電場(chǎng)等獨(dú)特優(yōu)點(diǎn)，成為制作高功率、高頻、高壓、耐高溫、抗輻射器件的理想半導(dǎo)體材料，在軍事和民事方面具有廣闊的應(yīng)用前景。

碳化硅MOSFET(Metal?Oxide?Semiconductor?Filed-effect?Transistor)器件則具有開(kāi)關(guān)速度快、導(dǎo)通電阻小等優(yōu)勢(shì)，且在較小的漂移層厚度可以實(shí)現(xiàn)較高的擊穿電壓水平，減小功率開(kāi)關(guān)模塊的體積，降低能耗，在功率開(kāi)關(guān)、轉(zhuǎn)換器等應(yīng)用領(lǐng)域中優(yōu)勢(shì)明顯。隨著5G通信、智能家電和自動(dòng)駕駛等新興電子信息產(chǎn)業(yè)的快速發(fā)展，碳化硅MOSFET器件重要性日益凸顯，要求功率MOSFET朝著額定功率更大、開(kāi)關(guān)速度更快、驅(qū)動(dòng)功耗更小等方向前進(jìn)。現(xiàn)有的MOSFET(PIC7)利用兩側(cè)的Dummy區(qū)能夠很好的保護(hù)柵極(Gate)，提高器件性能但是導(dǎo)致器件面積增大，單位面積上功率減小，導(dǎo)致器件功率較小。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供了一種四通道鰭型的垂直碳化硅器件，達(dá)到增加器件的電流通道、提高器件功率目的。具體為一種四通道鰭型的垂直碳化硅器件，N型襯底層；

N型摻雜漂移層，位于所述N型襯底層的上表面；

鰭型硅墻，鰭型硅墻設(shè)有兩個(gè)，兩個(gè)鰭型硅墻間隔且平行成型在所述漂移層的上表面，兩個(gè)鰭型硅墻關(guān)于所述器件的中線對(duì)稱，鰭型硅墻包括N型摻雜緩沖層、P阱層、N+區(qū)域和P+區(qū)域，N型摻雜緩沖層位于N型摻雜漂移層的上表面，P阱層位于所述N型摻雜緩沖層的上表面，P阱層的上表面設(shè)有源區(qū)，源區(qū)包括兩個(gè)N+區(qū)域和一個(gè)P+區(qū)域，P+區(qū)域設(shè)置在兩個(gè)N+區(qū)域之間；

P型屏蔽區(qū)，P型屏蔽區(qū)設(shè)有至少兩個(gè)，P型屏蔽區(qū)關(guān)于所述器件的中線對(duì)稱，位于N型摻雜漂移層上部的部分區(qū)，其中一個(gè)P型屏蔽區(qū)位于一個(gè)鰭型硅墻遠(yuǎn)離另個(gè)一鰭型硅墻一側(cè)的底部；

柵氧化層，位于P型屏蔽區(qū)的上表面、兩個(gè)鰭型硅墻的側(cè)表面以及兩個(gè)鰭型硅墻之間N型摻雜緩沖層的上表面；

多晶硅柵層，位于柵氧化層的內(nèi)表面，兩個(gè)鰭型硅墻之間的多晶硅柵層的上表面與所述源區(qū)的上表面齊平；

第一導(dǎo)電材料，位于N型襯底層的下表面，形成漏極；

第二導(dǎo)電材料，位于兩個(gè)鰭型硅墻之間多晶硅柵層的上表面，形成柵極；

第三導(dǎo)電材料，位于源區(qū)的上表面，形成源極。

進(jìn)一步地，兩個(gè)鰭型硅墻之間的多晶硅柵層下表面比所述P阱層的下表面更接近于所述N型襯底層。

進(jìn)一步地，還包括第四導(dǎo)電材料，位于N型摻雜漂移層上部未設(shè)置P型屏蔽區(qū)的上表面，所述P型屏蔽區(qū)與所述源極相短接。

進(jìn)一步地，位于一個(gè)鰭型硅墻遠(yuǎn)離另個(gè)一鰭型硅墻一側(cè)的多晶硅柵層形成側(cè)墻，所述側(cè)墻設(shè)置在P型屏蔽區(qū)上方柵氧化層的部分區(qū)域上，所述側(cè)墻距離所述N型襯底層的最遠(yuǎn)端與所述源區(qū)的上表面齊平。

進(jìn)一步地，沿著遠(yuǎn)離N型襯底層的方向，形成側(cè)墻的所述多晶硅柵層的橫截面逐漸減小。