[發明專利]一種量子芯片和量子計算機

在審

• 申請號: 202310274664.6
• 申請日: 2023-03-16
• 公開（公告）號: CN116402146A
• 公開（公告）日: 2023-07-07
• 發明（設計）人: 請求不公布姓名;請求不公布姓名;請求不公布姓名;張輝
• 申請（專利權）人: 本源量子計算科技（合肥）股份有限公司
• 主分類號: G06N10/20
• 分類號: G06N10/20
• 代理公司: 暫無信息
• 代理人: 暫無信息

本申請公開了一種量子芯片和量子計算機，屬于量子信息領域。量子芯片包括第一量子比特、第二量子比特、讀取諧振器、導體抑制元件、以及讀取總線。其中兩個比特彼此共面耦合且橫向分布；讀取諧振器與其中一個比特耦合，而導體抑制元件位于讀取諧振器和第一量子比特之間。讀取總線和讀取諧振器在縱向分布。以該方式構建量子芯片能夠允許以更方便的方式在芯片中進行布線，還可以抑制在比特操作過程中的操作信號在比特之間產生不利的影響。

技術領域

本申請屬于量子信息領域，尤其是量子計算技術領域，特別地，本申請涉及一種量子芯片和量子計算機。

背景技術

對于超導量子芯片而言，量子比特的集成數目在很大程度上決定了其執行量子計算的能力。

當前基于約瑟夫森結的超導量子芯片通常都需要配置與量子比特關聯的各種讀取和控制線路。這些線路為了與量子比特產生實質上且有效的交互作用，在空間上需要足夠接近。

因此，當芯片中所集成的量子比特的數目不斷增加，則其所需要的布線量就會大幅度地上升，從而使得布線的難度也成倍地增加。尤其是，還需要考慮量子比特被相鄰地布局且彼此耦合的情況—在這些比特周圍進行布線的難度更大。

如果芯片中的各線路的布局不合理，則可能導致對比特的讀取和控制出錯、或者彼此接近甚至耦合的比特會存在對其中一個比特的操作會不利地影響其中的另一個比特，從而使得量子計算失效或發生錯誤。因此，可能需要通過復雜的芯片結構設計以規避。

鑒于此，如何確保布線的實施便利性和避免對比特的操作使比特之間發生彼此干擾就是一個需要慎重考慮的問題。

發明內容

本申請的示例提供了一種量子芯片和量子計算機。其能夠使在設計和制作量子芯片的過程中更方便地布局線路，并且實現于芯片中的元器件之間突出的信號隔離以避免彼此干擾，從而確保量子芯片具有符合預期的性能表現、以及設計和制作的便利性。

本申請示例的方案，通過如下內容實施。

在第一方面，本申請的示例提出了一種量子芯片，其定義有彼此縱橫相交的第一方向和第二方向。

該量子芯片包括：

第一量子比特；

第二量子比特，在第一方向與第一量子比特相鄰且彼此共面設置；

與第二量子比特耦合的讀取諧振器，在第一量子比特和第二量子比特之間沿第一方向延伸布局；

導體抑制元件，位于讀取諧振器和第一量子比特之間；以及

相對于讀取諧振器，在第二方向布局的讀取總線，讀取總線與讀取諧振器共面耦合。

在上述示例中，第一量子比特和第二量子比特共面且相鄰設置。并且進一步地，通過配置與第二量子比特耦合的讀取諧振器，從而提供一種多比特共存且存在由讀取諧振器對第二量子比特的讀取操作而潛在地影響第一量子比特的量子芯片場景。

在此基礎上，考慮到布線的便利性，將讀取諧振器沿著第一量子比特和第二量子比特排布的第一方向進行布局。通過讀取諧振器的該布局方式，使得讀取諧振器在第一量子比特和第二量子比特排布的第一方向上占據更少的空間，并因此將與第一方向縱橫交錯的第二方向上的空間為其他元器件預留。而上述預留的空間被用于配置讀取總線。因此，讀取總線和讀取諧振器可以共面配置，從而避免將二者異面配置所存的讀取操作時不讀取效果不佳的問題。

同時，為了部分地抑制或徹底地消除讀取諧振器的讀取操作對如第一量子比特的其他比特的不利影響，在讀取諧振器和第一量子比特之間配置導體抑制件。

通過上述方式，本申請示例中的量子芯片降低了在多比特芯片中的同一個平面配置多條線路—如讀取諧振器和讀取總線—的布線難度，并且還減輕、甚至摒除了這些布線對比特的影響—弱化對第二量子比特的讀取操作對第一量子比特的影響。