[發明專利]一種擴頻時鐘產生電路及方法

在審

• 申請號: 202310267320.2
• 申請日: 2023-03-17
• 公開（公告）號: CN116405028A
• 公開（公告）日: 2023-07-07
• 發明（設計）人: 張國和;王潤辰;王偉;丁莎
• 申請（專利權）人: 西安交通大學
• 主分類號: H03L7/107
• 分類號: H03L7/107;H03L7/113;H03L7/087;H03K23/00
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 房鑫

1.一種擴頻時鐘產生電路，其特征在于，包括三角波地址產生電路以及階數可調節的Sigma-Delta調制器，所述三角波地址產生電路的輸入時鐘為時鐘電路的鎖相環反饋時鐘，三角波地址產生電路的數字輸出信號為所述Sigma-Delta調制器的控制輸入信號，所述Sigma-Delta調制器輸出24位二進制數，通過24位二進制數控制時鐘電路鎖相環的環路分頻器。

2.根據權利要求1所述擴頻時鐘產生電路，其特征在于，所述時鐘電路由鎖相環和鎖相環的環路分頻器組成；所述鎖相環由依次相連的鑒頻鑒相器、電荷泵、環路濾波器以及壓控振蕩器組成，由所述壓控振蕩器輸出擴頻時鐘；所述鎖相環的環路分頻器由連接在壓控振蕩器輸出端與鑒頻鑒相器輸入端之間的多模分頻器/PS計數器形成。

3.根據權利要求1所述擴頻時鐘產生電路，其特征在于，所述Sigma-Delta調制器的階數根據控制指令能夠選擇不工作以及工作在一階、二階和三階；

當Sigma-Delta調制器選擇為一階時，調制器由一個無延時積分器、一個差分器和一個量化誤差器組成；量化器的輸入為z1[19:0]，量化誤差e[19:0]為量化器的輸入z1[19:0]與調制器輸出反饋sdm_fb[19:0]之差，這時輸出在(N,N+1)之間變化；

當Sigma-Delta調制器選擇為二階時，由兩級一階濾波環路單環連接；第一級濾波環路中為延時積分器，第二級濾波環路中為無延時積分器，這時其輸出在(N-1,N+1)之間變化；

當Sigma-Delta調制器選擇為三階時，由三級一階濾波環路單環連接；第一、二級濾波環路中為延時積分器，第三級濾波環路中為無延時積分器，這時其輸出在(N-4,N+3)之間變化；

其中，N為多模分頻器預定標的分頻比。

4.根據權利要求1所述擴頻時鐘產生電路，其特征在于，所述Sigma-Delta調制器為單環結構，sdm_in[24:0]為Sigma-Delta調制器的輸入信號，sdm_in[24:0]為25位，其中最高位置0，其余24位為三角波地址產生電路的24位輸出；SDM_OUT[3:0]為Sigma-Delta調制器的輸出信號，Sigma-Delta調制器的輸出信號直接用于反饋控制所述多模分頻器的分頻比。

5.根據權利要求1所述擴頻時鐘產生電路，其特征在于，所述三角波地址產生電路包括分頻器、遞增/遞減計數器、RS觸發器以及向上計數控制器、向下計數控制器；

時鐘電路的鎖相環反饋時鐘輸入分頻器，產生方波信號作為遞增/遞減計數器的復位信號，在復位信號上升沿到來時，所述遞增/遞減計數器增加或減小一個固定步長，增加還是減小受所述向上計數控制器、向下計數控制器的控制；所述遞增/遞減計數器輸出24位二進制數，作為所述Sigma-Delta調制器的輸入信號，并且返回給向上計數控制器、向下計數控制器；當計數值大于等于所述向上計數控制器的閾值時，所述向上計數控制器給所述RS觸發器一個信號，控制所述遞增/遞減計數器向下計數；當計數值小于等于所述向下計數控制器的閾值時，所述向下計數控制器給所述RS觸發器一個信號，控制所述遞增/遞減計數器向上計數。

6.根據權利要求5所述擴頻時鐘產生電路，其特征在于，所述向上計數控制器、向下計數控制器在向上和向下計數時增加和減小的步長相等。

7.根據權利要求5所述擴頻時鐘產生電路，其特征在于，按下式計算擴頻時鐘調制頻率：

式中，f_{fb_clk}為鎖相環反饋時鐘fb_clk的頻率，40為向上計數控制器、向下計數控制器的閾值，N_DIV為三角波地址產生電路中分頻器的分頻比。