[發明專利]基于FPGA的納秒級時間同步方法、裝置及設備

在審

• 申請號: 202310230452.8
• 申請日: 2023-03-11
• 公開（公告）號: CN116346274A
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 廖文龍;黃瑋;何弢;張潤璽
• 申請（專利權）人: 酷哇科技有限公司;上?？嵋茩C器人有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06;G04R20/02
• 代理公司: 蘇州華博知識產權代理有限公司 32232
• 代理人: 黃麗莉

1.基于FPGA的納秒級時間同步方法，其特征在于，具體包括以下步驟：

Master授時設備根據GPS實時更新本地時間；

Master授時設備通過PTP協議實時向SOC的從端授時；

Master授時設備和SOC的從端分別發送pps至示波器；

從端根據Master授時設備的pps、從端的pps以及示波器的量取值，得到兩者之間的時間偏差，進行補償，使得從端的時間與Master授時設備同步。

2.根據權利要求1所述的納秒級時間同步方法，其特征在于，Master授時設備的pps和從端的pps之間的時間偏差通過以下步驟得到，其中以下主時鐘為Master授時設備的時鐘，從時鐘為從端的時鐘：

A1:主時鐘向從時鐘發送Sync報文，并記錄發送時間t1；

A2:從時鐘收到Sync報文后，記錄接收時間t2；

A3:主時鐘發送Sync報文之后，接著向從時鐘發送攜帶t1的Follow_Up報文；

A4:從時鐘向主時鐘發送Pdelay_Req報文，并記錄發送時間t3；

A5:主時鐘收到Pdelay_Req報文后，記錄接收時間t4；

A6:主時鐘向從時鐘回復攜帶t4的Pdelay_Resp報文，并記錄發送時間t5；

A6:從時鐘收到Pdelay_Resp報文后，記錄接收時間t6；

A7:主時鐘發送Pdelay_Resp報文之后，接著向從時鐘發送攜帶t5的Pdelay_Resp_Follow_Up報文；

A8:主時鐘和從時鐘的時間偏差Δt通過下式得到：

Δt＝[(t4+t5)-(t3+t6)]/2；

其中：t3、t4、t5、t6為上述從時鐘獲得的時間戳。

3.根據權利要求2所述的納秒級時間同步方法，其特征在于，時間戳的標記置于mac層與phy層之間。

4.根據權利要求3所述的納秒級時間同步方法，其特征在于，所述SOC的從端通過以下步驟實現時間補償，從端包括：IP模塊、ptp_rx模塊、Mac_rx模塊、ptp_tx模塊、Mac_tx模塊、ptp_parse模塊以及local_timer模塊；

B1：IP模塊將接收到的ptp報文進行數據轉換，并同時發送給ptp_rx模塊以及Mac_rx模塊；

B2：Mac_rx模塊對接收到的ptp報文進行crc校驗，并將校驗結果發送給ptp_rx模塊；

ptp_rx模塊對接收到的ptp報文進行如下解析，

若ptp報文為Sync報文，則從local_timer模塊獲取t2，從ptp報文中獲取seq_id，

且當crc校驗正確時，保留t2以及seq_id；

否則，丟棄t2和seq_id；

若ptp報文為Follow_Up報文，則從ptp報文中獲取t1和seq_id，

且當crc校驗正確時，保留t1以及seq_id，ptp_tx模塊發送Pdelay_Req報文給Mac_tx模塊，Mac_tx模塊為該報文添加crc校驗碼后發送給IP模塊，IP模塊進行數據轉換后對外發出，同時從local_timer模塊獲取t3，此時t3加上根據示波器的量取值，形成新的t3；

否則，丟棄t1、t2和seq_id；

若ptp報文為Pdelay_Resp報文，則從local_timer模塊獲取t6，從ptp報文中獲取t4和seq_id，

且當crc校驗正確時，保留t4、t6以及seq_id；

否則，丟棄t1、t2、t3、t4、t6和seq_id；

若ptp報文為Pdelay_Resp_Follow_Up報文，從ptp報文中獲取t5和seq_id，

且當crc校驗正確時，保留t5、seq_id，并將t1-t6和seq_id發送給ptp_parse模塊，ptp_parse模塊判斷t1-t6的seq_id相同后，利用Δt＝[(t4+t5)-(t3+t6)]/2得到時間偏差Δt，ptp_parse模塊Δt發送給local_timer模塊，local_timer模塊實現時間補償；

否則，丟棄t1-t6和seq_id。