[發明專利]一種電子系統的虛警率預計方法

有效

• 申請號: 202310182000.7
• 申請日: 2023-03-01
• 公開（公告）號: CN115858403B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 吳慧倫;李威;柴霖
• 申請（專利權）人: 中國電子科技集團公司第十研究所
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06F11/34
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 錢成岑

本發明公開了一種電子系統的虛警率預計方法，包括以下步驟：S1、獲取電子系統內各組成產品信息；S2、獲取電子系統內各組成產品的工作時間；S3、獲取電子系統內各現場可更換單元LRU的信息；S4、獲取電子系統內各LRU產品的故障診斷設計信息；S5、獲取電子系統內各LRU產品內部的被測單元UUT的失效率；S6、獲取電子系統內各LRU產品內部的UUT的故障檢測率FDR；S7、獲取電子系統內各LRU產品虛警率FAR；S8、計算電子系統內各LRU產品BIT發生虛警次數和可檢測的UUT故障次數的比值；S9、計算電子系統的虛警率。

技術領域

本發明涉及電子系統測試性設計與分析技術領域，具體是一種電子系統的虛警率預計方法。

背景技術

虛警是機內測試（BIT）或其他監測電路指示有故障而實際上不存在故障的現象。防止發生虛警是電子系統測試性設計中的一項重要的設計內容，應盡可能地使用各種有效方法防止虛警的發生。虛警率（FAR）是在規定的時間內發生的虛警數和同一時間內的故障指示總數之比，是電子系統測試性設計的定量指標之一。雖然，GJB?451中規定了虛警率的定義，GJB?1909和GJB?8892中規定了虛警率的確定方法，但是現有標準及行業規范均是從產品使用的角度，進行虛警率的統計分析，沒有提供產品在設計過程中基于組成信息的虛警率預計方法。

根據GJB?2547，電子系統承制方應在設計階段中對系統及其組成部分進行測試性預計，通過測試性預計確定設計中的薄弱環節，估計測試性設計是否符合規定測試性要求。長期以來，因無工程實用的方法進行虛警率的預計計算，導致電子系統的設計過程中很難準確分析、預計和控制虛警率的發生，虛警率定量預計工作缺項，更無法在電子系統的設計階段全面定量評估電子系統的測試性設計是否完全滿足規定的測試性要求。通常，電子系統只有在驗收階段、交付后的使用過程中，通過收集各種試驗、現場使用中的虛警數據，來評估虛警。因為在設計過程中對虛警的設計措施不足，導致電子系統交付后，一旦設備虛警頻發，現場技術保障工作繁重。產品設計階段的虛警率預計工作成為測試性定量指標預計領域的難題。

發明內容

針對現有技術中的上述不足，本發明提供的一種電子系統的虛警率預計方法解決了現有技術無法有效開展電子系統在設計階段的虛警率預計的問題。

為了達到上述發明目的，本發明采用的技術方案為：一種電子系統的虛警率預計方法，包括以下步驟：

S1、獲取電子系統內各組成產品信息，包括單元名稱和單元數量；

S2、獲取電子系統內各組成產品的工作時間；

S3、獲取電子系統內各現場可更換單元LRU的信息，包括LRU名稱、LRU數量；

S4、獲取電子系統內各LRU產品的故障診斷設計信息，包括LRU產品內部的被測單元UUT的名稱和數量、BIT名稱和數量、UUT和BIT的功能關系；

S5、根據UUT和BIT的功能關系獲取電子系統內各LRU產品內部的被測單元UUT的失效率；

S6、獲取電子系統內各LRU產品內部的UUT的故障檢測率FDR；

S7、獲取電子系統內各LRU產品虛警率FAR；

S8、通過虛警率FAR計算電子系統內各LRU產品BIT發生虛警次數和可檢測的UUT故障次數的比值；

S9、通過UUT的失效率、UUT的故障檢測率FDR、LRU產品BIT發生虛警次數和可檢測的UUT故障次數的比值，計算電子系統的虛警率。

進一步地：所述步驟S4中LRU產品內部的被測單元UUT和BIT的功能關系為：

UUT和BIT均部署在同一LRU中，1個BIT檢測1個UUT；

UUT和BIT均部署在同一LRU中，1個BIT檢測多個UUT；