[發明專利]一種組合信號濾波器設計方法

在審

• 申請號: 202310158822.1
• 申請日: 2023-02-23
• 公開（公告）號: CN116127897A
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 樊宗智;唐藝菁;劉星
• 申請（專利權）人: 西安微電子技術研究所
• 主分類號: G06F30/373
• 分類號: G06F30/373;G06F30/398
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 姚詠華

發明提供了一種組合信號濾波器設計方法，濾波器的構建采用分級、分區、分組的方法對濾波器各對濾波器概念層、邏輯層和物理層進行構建，結構上形成分支系統，更便于具體設計和總體性能評估，設計過程中對電氣接口、電路拓撲、電路參數進行設計，并通過對元器件的選型，在實體設計層面上完成了閉環，整體的設計方法更為科學實用，為組合信號濾波器的低成本、快速化的設計提供了解決方案。

技術領域

本發明涉及電磁兼容和電子技術領域，具體為一種組合信號濾波器設計方法。

背景技術

隨著電子系統對復雜電磁干擾環境應用需求的升級，綜合電子系統對電磁兼容性的要求越來越高，需通過多項電磁兼容測試方可投入應用。綜合電子系統的電磁兼容問題尤其是CE102和RE102超標可用濾波器解決，相應地需要一種組合信號濾波器的設計方法。

對于濾波器的設計，一般電源濾波與信號濾波是分開的。對于組合信號的濾波器設計，現有的設計方法是從部分到總體的組合。這類方法一般需要重復調整設計以使各部分組合且相互間較少影響，設計較為耗時費力且一次成功率低。

發明內容

本發明目的在于提供一種組合信號濾波器設計方法，以克服現有技術中濾波器設計耗時多和成功率低的問題。

為實現上述目的，本發明提供如下技術方案：

一種組合信號濾波器設計方法，包括以下步驟；

S1：獲取電源、KIO和串口信號的濾波功能性能要求；

S2：對電源、KIO和串口信號進行時域和頻域特征分析；

S3：根據電源、KIO和串口信號的濾波功能性能要求、時域和頻域特征分析結果對濾波器概念層、邏輯層和物理層進行構建；

S4：在構建的濾波器概念層、邏輯層和物理層基礎上對濾波電路的電氣接口、電路拓撲和電路參數進行設計；

S5：根據濾波電路的電路參數進行元器件的選型，完成濾波器的設計。

優選地，S1中獲取電源、KIO和串口信號的濾波功能性能要求具體為：

首先分析電磁兼容測試結果的幅頻特性，得到超標頻段及超標幅度，根據滿足電磁兼容性的要求，滿足結構及電氣的要求，滿足環境適應性要求，對插入損耗指標進行分解，最后結合指標要求提出電源、KIO和串口信號的濾波功能性能要求。

優選地，S3中濾波器概念層的構建選擇無源濾波模式，對元器件級、板級、對外電纜以及殼體分別進行接地，并在各層級基礎上進行分區、分組接地。

優選地，S3中濾波器物理層的構建具體為：對濾波器硬件進行分級設計、分區設計和分組設計。

優選地，硬件分級設計為整機級、印制件級、模塊級和元器件級。

優選地，分區設計為電源區、KIO區、串口信號區；

優選地，分組設計為KIO和串口信號按信號進行分組。

優選地，濾波電路的電氣接口設計采用隔離、接地和屏蔽的方式進行電磁兼容設計。

優選地，濾波電路的電路參數設計具體為，首先進行頻率特性歸一化，然后由傳遞函數和參數值，通過頻率和阻抗比例的縮放，得到去歸一化的濾波電路的電路參數。

與現有技術相比，本發明具有以下有益效果：本發明提供了一種組合信號濾波器設計方法，濾波器的構建采用分級、分區、分組的方法對濾波器各對濾波器概念層、邏輯層和物理層進行構建，結構上形成分支系統，更便于具體設計和總體性能評估，設計過程中對電氣接口、電路拓撲、電路參數進行設計，并通過對元器件的選型，在實體設計層面上完成了閉環，整體的設計方法更為科學實用，為組合信號濾波器的低成本、快速化的設計提供了解決方案。

附圖說明