[發(fā)明專利]柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示面板

在審

• 申請(qǐng)?zhí)枺?/td>: 202310157226.1
• 申請(qǐng)日: 2023-02-23
• 公開（公告）號(hào): CN116092444A
• 公開（公告）日: 2023-05-09
• 發(fā)明（設(shè)計(jì)）人: 李輝;顧可可;但藝;朱海鵬;周歡;梁鵬;李佳欽;韓燕淋;張興利
• 申請(qǐng)（專利權(quán)）人: 重慶京東方光電科技有限公司;京東方科技集團(tuán)股份有限公司
• 主分類號(hào): G09G3/36
• 分類號(hào): G09G3/36;G11C19/28
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司 11243
• 代理人: 湯明明

本發(fā)明提供一種柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示面板，涉及顯示技術(shù)領(lǐng)域，提升晶體管的使用良率，進(jìn)而延長(zhǎng)柵極驅(qū)動(dòng)電路的使用壽命。所述柵極驅(qū)動(dòng)電路包括：n行移位寄存器單元，幀起始信號(hào)線，k條時(shí)鐘信號(hào)線，以及x個(gè)控制子電路；第m個(gè)控制子電路分別與第m行移位寄存器單元的輸入端，幀起始信號(hào)線和第m條時(shí)鐘信號(hào)線耦接；第m條時(shí)鐘信號(hào)線與第m行移位寄存器單元耦接，幀起始信號(hào)線傳輸?shù)膸鹗夹盘?hào)的上升沿，與第一條時(shí)鐘信號(hào)線傳輸?shù)臅r(shí)鐘信號(hào)的起始上升沿處于同一時(shí)段，幀起始信號(hào)的下降沿，與第k條時(shí)鐘信號(hào)線傳輸?shù)臅r(shí)鐘信號(hào)的第一個(gè)脈沖的下降沿處于同一時(shí)段。

技術(shù)領(lǐng)域

本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示面板。

背景技術(shù)

Gate?on?Array技術(shù)已經(jīng)成為液晶顯示行業(yè)的主流，它不僅可以提升邊框利用率，而且對(duì)成本有一定的降低。采用這種技術(shù)的顯示產(chǎn)品中，柵極驅(qū)動(dòng)電路布局區(qū)域的薄膜晶體管較多，不同薄膜晶體管實(shí)現(xiàn)不同的功能，而這些功能相輔相成，若其中某一個(gè)或幾個(gè)薄膜晶體管出現(xiàn)異常，輸出信號(hào)會(huì)出現(xiàn)異常，會(huì)降低柵極驅(qū)動(dòng)電路的使用壽命，導(dǎo)致畫面異常顯示，影響客戶滿意度。

因此，如何提升晶體管的使用良率，進(jìn)而延長(zhǎng)柵極驅(qū)動(dòng)電路的使用壽命，成為亟待解決的技術(shù)問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示面板，用于提升晶體管的使用良率，進(jìn)而延長(zhǎng)柵極驅(qū)動(dòng)電路的使用壽命。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

本發(fā)明的第一方面提供一種柵極驅(qū)動(dòng)電路，包括：n行移位寄存器單元，n＞4；幀起始信號(hào)線，k條時(shí)鐘信號(hào)線，k滿足4≤k＜n，且k為偶數(shù)；以及x個(gè)控制子電路，x＝k/2；

第m個(gè)控制子電路分別與第m行移位寄存器單元的輸入端，幀起始信號(hào)線和第m條時(shí)鐘信號(hào)線耦接，用于：在所述幀起始信號(hào)線的控制下，控制導(dǎo)通或斷開所述第m行移位寄存器單元的輸入端與所述第m條時(shí)鐘信號(hào)線之間的電連接；和/或，在所述第m條時(shí)鐘信號(hào)線的控制下，控制導(dǎo)通或斷開所述第m行移位寄存器單元的輸入端與所述幀起始信號(hào)線之間的電連接；1≤m≤x；

第m條時(shí)鐘信號(hào)線與第m行移位寄存器單元耦接，所述幀起始信號(hào)線傳輸?shù)膸鹗夹盘?hào)的上升沿，與第一條時(shí)鐘信號(hào)線傳輸?shù)臅r(shí)鐘信號(hào)的起始上升沿處于同一時(shí)段，所述幀起始信號(hào)的下降沿，與第k條時(shí)鐘信號(hào)線傳輸?shù)臅r(shí)鐘信號(hào)的第一個(gè)脈沖的下降沿處于同一時(shí)段。

可選的，第m個(gè)控制子電路包括：第一控制單元和/或第二控制單元；

所述第一控制單元的控制端與所述幀起始信號(hào)線耦接，所述第一控制單元的輸入端與所述第m條時(shí)鐘信號(hào)線耦接，所述第一控制單元的輸出端與第m行移位寄存器單元的輸入端耦接；用于：在所述幀起始信號(hào)線的控制下，控制導(dǎo)通或斷開所述第m行移位寄存器單元的輸入端與所述第m條時(shí)鐘信號(hào)線之間的電連接；

所述第二控制單元的控制端與所述第m條時(shí)鐘信號(hào)線耦接，所述第二控制單元的輸入端與所述幀起始信號(hào)線耦接，所述第二控制單元的輸出端與第m行移位寄存器單元的輸入端耦接；用于：在所述第m條時(shí)鐘信號(hào)線的控制下，控制導(dǎo)通或斷開所述第m行移位寄存器單元的輸入端與所述幀起始信號(hào)線之間的電連接。

可選的，所述第一控制單元包括第一晶體管，所述第一晶體管的柵極與所述幀起始信號(hào)線耦接，所述第一晶體管的第一極與第m條時(shí)鐘信號(hào)線耦接，所述第一晶體管的第二極與第m行移位寄存器單元的輸入端耦接。

可選的，所述第二控制單元包括第二晶體管，所述第二晶體管的柵極與第m條時(shí)鐘信號(hào)線耦接，所述第二晶體管的第一極與所述幀起始信號(hào)線耦接，所述第二晶體管的第二極與第m行移位寄存器單元的輸入端耦接。

可選的，所述第m行移位寄存器單元包括：輸入晶體管，上拉節(jié)點(diǎn)，輸出晶體管，自舉電容，第一復(fù)位晶體管和第二復(fù)位晶體管；