[發明專利]一種倒裝LED芯片及其制備工藝

在審

• 申請號: 202310150069.1
• 申請日: 2023-02-22
• 公開（公告）號: CN116344721A
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 朱帥;康志杰
• 申請（專利權）人: 青島融合微電子科技有限公司
• 主分類號: H01L33/60
• 分類號: H01L33/60;H01L33/54
• 代理公司: 青島發思特專利商標代理有限公司 37212
• 代理人: 張灑灑

1.一種倒裝LED芯片的制備工藝，其特征在于，包括以下步驟：

S1對晶圓基底進行清洗，圓晶基底包括藍寶石、N-GaN外延層、發光層和P-GaN外延層；

S2在圓晶基底上進行ITO層的蒸鍍與退火；

S3在ITO層上涂上正性光刻膠，經曝光、顯影去除掉ITO層一側的正性光刻膠；

S4通過干法刻蝕的方法，將暴露出的ITO層及其下方的P-GaN外延層、發光層和部分N-GaN外延層去除，形成N電極導電平臺；

S5通過濕法腐蝕的方法，將ITO層的四邊內縮，露出下方的P-GaN外延層，隨后去掉剩余的正性光刻膠；

S6在ITO層、P-GaN外延層和N電極導電平臺的上表面涂上負性光刻膠，經曝光、顯影去除掉N電極導電平臺一側的負性光刻膠；

S7通過干法刻蝕的方法，將暴露出的N電極導電平臺去除，形成切割道；隨后去除掉剩余的負性光刻膠；

S8在ITO層、P-GaN外延層、N電極導電平臺和切割道上涂上負性光刻膠，經曝光、顯影去除掉ITO層和N電極導電平臺的部分負性光刻膠；

S9在負性光刻膠和露出的ITO層及N電極導電平臺上蒸鍍PAD1層，隨后剝離掉負性光刻膠，從而在ITO層和N電極導電平臺上分別鍍上PAD1層；

S10在ITO層、P-GaN外延層、PAD1層、N電極導電平臺和切割道上沉積PV1層；

S11在PV1層上涂上正性光刻膠，經曝光、顯影去除掉對應PAD1層上的部分或全部正性光刻膠；通過濕法腐蝕的方法，將露出的PV1層去掉，再將剩余的正性光刻膠去除；

S12在PV1層和露出的PAD1層上涂上負性光刻膠，經曝光、顯影去除掉PV1層上的負性光刻膠；

S13在PV1層和負性光刻膠上蒸鍍金屬鋁層，隨后剝離掉負性光刻膠，從而在PV1層上鍍上金屬鋁層；

S14在金屬鋁層和PAD1層上涂上負性光刻膠，經曝光、顯影去除掉PAD1層上的負性光刻膠；

S15在PAD1層和負性光刻膠上蒸鍍PAD2層，隨后剝離掉負性光刻膠，從而在PAD1層上鍍上PAD2層；

S16在步驟S15得到的半成品上沉積PV2層；

S17在PV2層上正性光刻膠，經曝光、顯影去除掉對應PAD2層上的部分或全部光刻膠；

S18通過濕法腐蝕的方法，將暴露出的PV2層去除，隨后去除掉剩余的正性光刻膠，形成與錫膏接觸的通道。

2.如權利要求1所述的倒裝LED芯片的制備工藝，其特征在于，步驟S1中，先后使用丙酮、甲醇和異丙醇溶液對圓晶基底進行清洗，清洗溫度為48-52℃，隨后進行水洗、氮氣烘干；再進行鹽酸→QDR清洗→QDR清洗→通氣甩干，工作溫度為22.5-23.5℃。

3.如權利要求1所述的倒裝LED芯片的制備工藝，其特征在于，步驟S2中，ITO層的厚度為600-1100埃；步驟S9中，PAD1層的厚度為2.8±0.1μm；步驟S10中，PV1層的厚度為2100±200埃；步驟S13中，金屬鋁層的厚度為1000±100埃；步驟S15中，PAD2層的厚度為4.8±0.2μm；步驟S16中，PV2層的厚度為800-1000埃。

4.如權利要求1所述的倒裝LED芯片的制備工藝，其特征在于，步驟S3中，正性光刻膠的厚度為2±0.1μm；步驟S6中，負性光刻膠的厚度為10μm；步驟S8中，負性光刻膠的厚度為4±0.2μm；步驟S11中，正性光刻膠的厚度為2±0.1μm；步驟S12中，負性光刻膠的厚度為4±0.2μm；步驟S14中，負性光刻膠的厚度為6±0.4μm；步驟S17中，正性光刻膠的厚度為2±0.1μm。

5.如權利要求1所述的倒裝LED芯片的制備工藝，其特征在于，步驟S4中，N電極導電平臺與ITO層的高度差為1-1.2μm；步驟S7中，切割道與N電極導電平臺的高度差為5±0.3μm。

6.如權利要求1所述的倒裝LED芯片的制備工藝，其特征在于，步驟S5中，濕法腐蝕的腐蝕液為鹽酸與三氯化鐵混合而成，腐蝕溫度為49-51℃，腐蝕完成后再經過QDR清洗與甩干。