[發明專利]包括形成凹陷填充圖案的半導體器件的制造方法

在審

• 申請號: 202310142510.1
• 申請日: 2023-02-08
• 公開（公告）號: CN116613108A
• 公開（公告）日: 2023-08-18
• 發明（設計）人: 金永仁;樸鐘爀;權炳昊
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

一種半導體器件的制造方法，包括：蝕刻襯底，從而形成單元溝槽和虛設溝槽；在襯底上形成初步隔離結構，其中第一虛設凹陷形成在初步隔離結構中并與虛設溝槽重疊；在初步隔離結構上形成下掩模層，其中第二虛設凹陷形成在下掩模層中并與第一虛設凹陷重疊；形成填充第二虛設凹陷的虛設凹陷填充圖案；在下掩模層和虛設凹陷填充圖案上形成上掩模層；使用下掩模層和上掩模層作為掩模形成柵極溝槽；以及在柵極溝槽中形成柵極結構。

技術領域

本發明構思的示例性實施方式涉及半導體器件的制造方法。更具體地，本發明構思的示例性實施方式涉及包括形成凹陷填充圖案的半導體器件的制造方法。

背景技術

半導體器件由于其特點諸如小型化、多功能化、低制造成本等，在電子工業中越來越重要。半導體器件通常可分為配置成存儲邏輯數據的半導體存儲器件、配置成算術處理邏輯數據的半導體邏輯器件、包括存儲元件和邏輯元件的混合半導體器件等。根據電子工業的發展，對半導體器件的特性的需求逐漸增加。例如，對半導體器件的高可靠性、高速度、多功能化等的需求正在逐漸增加。為了滿足這些期望的特性，半導體器件的結構變得越來越復雜。此外，半導體器件變得越來越集成化。

發明內容

根據本發明構思的示例性實施方式，一種半導體器件的制造方法包括：蝕刻襯底，從而形成單元溝槽和虛設溝槽；在襯底上形成初步隔離結構，其中第一虛設凹陷形成在初步隔離結構中并與虛設溝槽重疊；在初步隔離結構上形成下掩模層，其中第二虛設凹陷形成在下掩模層中并與所述第一虛設凹陷重疊；形成填充第二虛設凹陷的虛設凹陷填充圖案；在下掩模層和虛設凹陷填充圖案上形成上掩模層；使用下掩模層和上掩模層作為掩模形成柵極溝槽；以及在柵極溝槽中形成柵極結構。

根據本發明構思的示例性實施方式，一種半導體器件的制造方法包括：蝕刻襯底，從而形成單元溝槽和虛設溝槽；在襯底之上形成下掩模層，其中下掩模層包括單元凹陷和虛設凹陷，其中單元凹陷與單元溝槽重疊，虛設凹陷與虛設溝槽重疊；形成填充虛設凹陷的虛設凹陷填充圖案和填充單元凹陷的單元凹陷填充圖案；在下掩模層、虛設凹陷填充圖案和單元凹陷填充圖案上形成上掩模層；使用下掩模層和上掩模層作為掩模形成柵極溝槽；以及在柵極溝槽中形成柵極結構。

根據本發明構思的示例性實施方式，一種半導體器件的制造方法包括：蝕刻襯底，從而形成單元溝槽和虛設溝槽；在襯底上形成第一初步隔離層；在所述第一初步隔離層上形成第二初步隔離層；在虛設溝槽中并在第二初步隔離層上形成第一虛設隔離層；去除第二初步隔離層的上部，從而在第一初步隔離層和第一虛設隔離層之間形成第二虛設隔離層，其中第一虛設隔離層和第二虛設隔離層以及第一初步隔離層限定與虛設溝槽重疊的第一虛設凹陷；形成填充第一虛設凹陷的下掩模層，其中下掩模層包括與第一虛設凹陷重疊的第二虛設凹陷；在下掩模層上形成凹陷填充層；去除凹陷填充層的上部，從而形成填充第二虛設凹陷的虛設凹陷填充圖案；在下掩模層和虛設凹陷填充圖案上形成上掩模層；使用上掩模層和下掩模層作為掩模形成柵極溝槽；以及在柵極溝槽中形成柵極結構。

附圖說明

圖1A是根據本發明構思的示例性實施方式的半導體器件的平面圖。

圖1B是沿著圖1A中的線A-A'截取的截面圖。

圖1C是沿著圖1A中的線B-B'截取的截面圖。

圖1D是沿著圖1A中的線C-C'截取的截面圖。

圖2A、2B、2C、3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B、6C、7A、7B、7C、8A、8B、8C、9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B和13C是示出根據本發明構思的示例性實施方式的半導體器件的制造方法的截面圖。

圖14A、14B和14C是示出根據本發明構思的示例性實施方式的半導體器件的制造方法的截面圖。

具體實施方式